谐振结构、用于制作谐振结构的方法与流程

文档序号:31899133发布日期:2022-10-22 03:21阅读:89来源:国知局
谐振结构、用于制作谐振结构的方法与流程

1.本技术涉及谐振器技术领域,例如涉及一种谐振结构、用于制作谐振结构的方法。


背景技术:

2.目前,随着科学技术的不断发展,体声波谐振器在生活中的运用越来越广泛。图1为第一个谐振结构的剖面结构示意图。如图1所示,谐振结构包括顶电极结构2、底电极结构3、压电层1和谐振载体4。其中,压电层1位于顶电极结构2和底电极结构3之间。顶电极结构2和底电极结构3均暴露出部分压电层1,谐振载体4连接暴露于底电极结构3外的压电层1和底电极结构3,使得谐振载体4、底电极结构3和压电层1围合形成空腔。在空腔所处区域外,存在底电极结构、谐振载体、顶电极结构、压电层相互重叠。
3.在实现本公开实施例的过程中,发现相关技术中至少存在如下问题:现有技术谐振器结构在空腔所处区域外,存在底电极结构、谐振载体、顶电极结构、压电层相互重叠。而具有该谐振结构的滤波器的通带内波纹很大,带内不平整。


技术实现要素:

4.为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。所述概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
5.本公开实施例提供一种谐振结构、用于制作谐振结构的方法,以能够减少滤波器通带内波纹,使通带内平整。
6.在一些实施例中,所述谐振结构包括:压电层,位于顶电极结构和底电极结构之间;所述顶电极结构,与所述压电层连接,并使部分压电层暴露于所述顶电极结构外;所述底电极结构,与所述压电层连接,并使部分压电层暴露于所述底电极结构外;谐振载体,连接所述底电极结构和暴露于所述底电极结构外的压电层;使所述谐振载体、所述压电层、所述底电极结构围合形成空腔;所述空腔所处区域外不存在堆叠结构;所述堆叠结构为底电极结构、谐振载体、顶电极结构、压电层相互重叠。
7.在一些实施例中,所述谐振载体包括:衬底;键合层,被限定为中空结构;所述键合层的一侧连接所述衬底,所述键合层的另一侧连接所述底电极结构和暴露于所述底电极结构外的压电层;使所述谐振载体、所述压电层、所述底电极结构围合形成空腔。
8.在一些实施例中,所述谐振载体包括:衬底;高捕捉层,设置在所述衬底与键合层之间;所述键合层,被限定为中空结构;所述键合层的一侧连接所述高捕捉层,所述键合层的另一侧连接所述底电极结构和暴露于所述底电极结构外的压电层;使所述谐振载体、所述压电层、所述底电极结构围合形成空腔。
9.在一些实施例中,所述顶电极结构,包括:顶电极层,与所述压电层连接,并使部分压电层暴露于所述顶电极层外;暴露于所述顶电极层外的压电层覆盖底电极连接区域,暴露于所述顶电极层外的压电层的面积大于所述底电极连接区域的面积;所述底电极连接区
域为所述键合层和所述底电极结构接触的区域;第一钝化层,位于所述顶电极层远离所述压电层的一侧,连接所述顶电极层。
10.在一些实施例中,所述底电极结构,包括:底电极层,与所述压电层连接,并使部分压电层暴露于所述底电极层外;暴露于所述底电极层外的压电层覆盖压电层连接区域,暴露于所述底电极层外的压电层的面积大于所述压电层连接区域的面积;所述压电层连接区域为所述键合层和所述压电层接触的区域;第二钝化层,位于所述底电极层远离所述压电层的一侧;所述第二钝化层连接所述底电极层和所述谐振载体。
11.在一些实施例中,所述谐振结构还包括:通气孔,用于维持所述空腔的气压平衡。
12.在一些实施例中,通气孔的数量大于或等于2。
13.在一些实施例中,通气孔两两之间的距离大于预设距离。
14.在一些实施例中,待处理结构包括底电极层、顶电极层和设置在所述底电极层和所述顶电极层之间的压电层;所述用于制作谐振结构的方法包括:刻蚀所述底电极层,形成底电极结构;所述底电极结构暴露出压电层;刻蚀所述顶电极层,形成顶电极结构;所述顶电极结构暴露出压电层;将预设的谐振载体与所述底电极结构和暴露于所述底电极结构外的压电层键合,使所述谐振载体、所述压电层、所述底电极结构围合形成空腔。所述空腔所处区域外不存在堆叠结构;所述堆叠结构为底电极结构、谐振载体、顶电极结构、压电层相互重叠。
15.在一些实施例中,将预设的谐振载体与所述底电极结构和暴露于所述底电极结构外的压电层键合后,还包括:形成连通空腔的通气孔。
16.本公开实施例提供的谐振结构,可以实现以下技术效果:通过压电层位于顶电极结构和底电极结构之间。顶电极结构与压电层连接,并使部分压电层暴露于顶电极结构外。底电极结构与压电层的连接,并使部分压电层暴露于底电极结构外。谐振载体连接底电极结构和暴露于底电极结构外的压电层,使谐振载体、压电层、底电极结构围合形成空腔。空腔所处区域外不存在堆叠结构,堆叠结构为底电极结构、谐振载体、顶电极结构、压电层相互重叠。这样,由于底电极结构、谐振载体、顶电极结构、压电层相互重叠会导致滤波器的通带波纹很大。通过使谐振结构在空腔区域外不存在底电极结构、谐振载体、顶电极结构、压电层相互重叠,能够减少具有该谐振结构的滤波器通带内波纹,使滤波器通带内平整。
17.以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本技术。
附图说明
18.一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:图1是本公开实施例提供的第一个谐振结构的剖面结构示意图;图2是本公开实施例提供的第二个谐振结构的剖面结构示意图图3是本公开实施例提供的第一个谐振器的阻抗图示意图;图4是本公开实施例提供的第二个谐振器的阻抗图示意图;图5是本公开实施例提供的第一个谐振器的史密斯圆图示意图;图6是本公开实施例提供的第二个谐振器的史密斯圆图示意图
图7是本公开实施例提供的一个滤波器的频率响应曲线示意图;图8是本发明实施例提供的一具有两个释放孔的谐振结构的俯视示意图;图9是本发明实施例提供的一个用于制作谐振结构的方法的示意图。
19.附图标记:1:压电层;2:顶电极结构;3:底电极结构;4:谐振载体;5:衬底;6:键合层;7:第一钝化层;8:顶电极层;9:底电极层;10:第二钝化层;11:通气孔;12:空腔区域。
具体实施方式
20.为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
21.本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本公开实施例的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
22.本公开实施例中,术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本公开实施例中的具体含义。
23.另外,术语“设置”、“连接”、“固定”应做广义理解。例如,“连接”可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言,可以根据具体情况理解上述术语在本公开实施例中的具体含义。
24.除非另有说明,术语“多个”表示两个或两个以上。
25.本公开实施例中,字符“/”表示前后对象是一种“或”的关系。例如,a/b表示:a或b。
26.术语“和/或”是一种描述对象的关联关系,表示可以存在三种关系。例如,a和/或b,表示:a或b,或,a和b这三种关系。
27.需要说明的是,在不冲突的情况下,本公开实施例中的实施例及实施例中的特征可以相互组合。
28.结合图2所示,本公开实施例提供一种谐振结构,包括:压电层1、顶电极结构2、底电极结构3和谐振载体4。压电层1,位于顶电极结构2和底电极结构3之间;顶电极结构2,与压电层1连接,并使部分压电层1暴露于顶电极结构2外;底电极结构3,与压电层1连接,并使部分压电层1暴露于底电极结构3外;谐振载体4,连接底电极结构3和暴露于底电极结构3外的压电层1;使谐振载体4、压电层1、底电极结构3围合形成空腔;空腔所处区域外不存在堆
叠结构;堆叠结构为底电极结构3、谐振载体4、顶电极结构2、压电层1相互重叠。
29.采用本公开实施例提供的谐振结构,通过压电层位于顶电极结构和底电极结构之间。顶电极结构与压电层连接,并使部分压电层暴露于顶电极结构外。底电极结构与压电层的连接,并使部分压电层暴露于底电极结构外。谐振载体连接底电极结构和暴露于底电极结构外的压电层,使谐振载体、压电层、底电极结构围合形成空腔。空腔所处区域外不存在堆叠结构,堆叠结构为底电极结构、谐振载体、顶电极结构、压电层相互重叠。这样,由于底电极结构、谐振载体、顶电极结构、压电层相互重叠会导致滤波器的通带波纹很大。通过使谐振结构在空腔区域外不存在底电极结构、谐振载体、顶电极结构、压电层相互重叠,能够减少具有该谐振结构的滤波器通带内波纹,使滤波器通带内平整。
30.可选地,压电层由具有压电性能的氮化铝aln 、氧化锌zno、铌酸锂linbo3、钽酸锂litao3、锆钛酸铅pzt和钛酸锶钡bst等材料中的一种或多种制成。
31.可选地,压电层由掺杂5-30%比例稀土元素的氮化铝aln制成。可选地,稀土元素包括:钪、铒和镧等中的一种或多种。例如:压电层由氮化铝制成,或,由掺杂10%比例钪的氮化铝制成。
32.在一些实施例中,压电层由掺杂钪的氧化锌zno、掺杂钪的铌酸锂linbo3、掺杂钪的钽酸锂litao3、掺杂钪的氮化铝aln或掺杂钪的铝钪氮alscn制成。
33.结合图2所示,可选地,谐振载体4包括:衬底5和键合层6。衬底5,连接键合层6;键合层6,被限定为中空结构;键合层6的一侧连接衬底5,键合层6的另一侧连接底电极结构3和暴露于底电极结构3外的压电层1,使谐振载体4、压电层1、底电极结构3围合形成空腔。
34.进一步的,衬底由硅制成。
35.进一步的,键合层由二氧化硅、氮化硅、有机膜材料和硅酸乙酯的一种或多种组合制成。
36.可选地,顶电极结构2,包括:顶电极层8和第一钝化层7。顶电极层8,与压电层1连接,并使部分压电层1暴露于顶电极层8外。暴露于顶电极层8外的压电层1覆盖底电极连接区域,暴露于顶电极层8外的压电层1的面积大于底电极连接区域的面积。底电极连接区域为键合层6和底电极结构3接触的区域。第一钝化层7,位于顶电极层8远离压电层1的一侧,连接顶电极层8。
37.进一步的,顶电极层由具有导电性能钼mo、铝al、金au、铜cu、铂pt、钽ta、钨w、钯pd和钌ru等金属材料中的一种或多种制成。
38.进一步的,第一钝化层由氮化硅sin、氮化铝aln、二氧化硅sio2和氮氧化硅sino中的一种或多种制成。
39.可选地,底电极结构3,包括:底电极层9和第二钝化层10。底电极层9,与压电层1连接,并使部分压电层1暴露于底电极层9外。暴露于底电极层9外的压电层1覆盖压电层1连接区域,暴露于底电极层9外的压电层1的面积大于压电层1连接区域的面积。压电层1连接区域为键合层6和压电层1接触的区域。第二钝化层10,位于底电极层9远离压电层1的一侧,第二钝化层10连接底电极层9和谐振载体4。这样,通过衬底、键合层、顶电极层、第一钝化层、底电极层和第二钝化层共同构成谐振结构,且该谐振结构在空腔区域外不存在底电极结构、谐振载体、顶电极结构、压电层相互重叠。具有该谐振结构的谐振器的阻抗图如图3所示,图3中的频率响应曲线,其z参数为z(2,2)。可见图3中的线条平滑无尖刺,即具有该谐振
结构的谐振器不存在杂散模态。而不具有该谐振结构的谐振器的阻抗图如图4所示,图4中的频率响应曲线,其z参数为z(1,1)。可见图4中线条有尖刺,即不具有该谐振结构的谐振器存在杂散模态。具有该谐振结构的谐振器的史密斯圆图(smith chart),如图5所示。图5中频率2.000ghz到频率3.000ghz的频率响应曲线,其s参数为s(2,2)。由图5能够看出具有该谐振结构的谐振器不存在杂散模态。不具有该谐振结构的谐振器的史密斯圆图,如图6所示。图6中频率2.000ghz到频率3.000ghz的频率响应曲线,其s参数为s(1,1)。由图6能够看出不具有该谐振结构的谐振器存在杂散模态。结合图7所示,图7为滤波器的频率响应曲线示意图。如图7所示,曲线a为具有上述谐振结构的滤波器的频率响应曲线,其s参数为s(4,3)。曲线b为不具有上述谐振结构的滤波器的频率响应曲线,其s参数为s(6,5)。由图7可见,具有上述谐振结构的滤波器的频率响应带内平滑且没有波纹ripple。不具有上述谐振结构的滤波器的频率响应曲线带内有明显的波纹。
40.进一步的,底电极层由具有导电性能钼mo、铝al、金au、铜cu、铂pt、钽ta、钨w、钯pd和钌ru等金属材料中的一种或多种制成。
41.进一步的,第二钝化层由氮化硅sin、氮化铝aln、二氧化硅sio2和氮氧化硅sino中的一种或多种制成。
42.可选地,谐振载体包括:衬底、高捕捉层和键合层。高捕捉层,设置在衬底与键合层之间;键合层,被限定为中空结构;键合层的一侧连接高捕捉层,键合层的另一侧连接底电极结构和暴露于底电极结构外的压电层;使谐振载体、压电层、底电极结构围合形成空腔。这样,由谐振载体的高捕捉层参与围合形成空腔,能够进一步提高谐振器的q值。
43.进一步的,高捕捉层由多晶硅polycrystalline silicon和/或非晶硅amorphous siliconα-si 制成。
44.在一些实施例中,谐振载体包括:衬底、键合层和高捕捉层。顶电极结构,包括:顶电极层和第一钝化层。底电极结构,包括:底电极层和第二钝化层。其中,高捕捉层设置在衬底与键合层之间。键合层被限定为中空结构。键合层的一侧连接高捕捉层,另一侧连接第二钝化层和暴露于底电极结构外的压电层,使谐振载体、压电层、底电极层、第二钝化层围合形成空腔。底电极层与压电层连接,并使部分压电层暴露于底电极层外。暴露于底电极层外的压电层覆盖压电层连接区域,暴露于底电极层外的压电层的面积大于压电层连接区域的面积。压电层连接区域为键合层和压电层接触的区域。第二钝化层位于底电极层远离压电层的一侧,连接底电极层和键合层。顶电极层与压电层连接,并使部分压电层暴露于顶电极层外。暴露于顶电极层外的压电层覆盖底电极连接区域,暴露于顶电极层外的压电层的面积大于底电极连接区域的面积。底电极连接区域为键合层和底电极结构接触的区域。第一钝化层位于顶电极层远离压电层的一侧,连接顶电极层。这样,由于底电极结构、谐振载体、顶电极结构、压电层相互重叠会导致滤波器的通带波纹很大。通过使空腔区域外不存在底电极结构、谐振载体、顶电极结构、压电层相互重叠,能够减少滤波器通带内波纹,使通带内平整。而设置高捕捉层能够提高谐振器的q值,从而能够在减少滤波器通带内波纹的同时提高谐振器的q值。
45.可选地,谐振结构还包括:通气孔,用于维持空腔的气压平衡。
46.可选地,通气孔的数量大于或等于2。
47.可选地,通气孔两两之间的距离大于预设距离。其中,预设距离为顶电极层和底电
极层重叠形成的多边形区域的周长的1/3。也即谐振器的有效区域的周长的1/3。
48.在一些实施例中,结合图8所示,图8为具有两个通气孔的谐振结构的俯视图。如图8所示,两个通气孔11均贯穿顶电极层8、压电层1和底电极层9。将由键合层、压电层、底电极层和衬底围合形成空腔所处位置称为空腔区域12。两个通气孔11均位于空腔区域12。
49.可选地,压电层上设置有通气孔。
50.可选地,顶电极结构,包括:顶电极层和第一钝化层。顶电极层,与压电层连接;顶电极层设置有第一刻蚀区域和第二刻蚀区域。第一刻蚀区域和第二刻蚀区域均暴露出压电层。其中,第一刻蚀区域覆盖通气孔所处区域,第一刻蚀区域的面积大于通气孔所处区域的面积。第二刻蚀区域覆盖底电极连接区域。第二刻蚀区域的面积大于底电极连接区域的面积。底电极连接区域为键合层和底电极结构接触的区域。第一钝化层,位于顶电极层远离压电层的一侧,连接顶电极层。
51.在一些实施例中,第一刻蚀区域与通气孔所处区域的形状均为圆形。第一刻蚀区域的边界不与通气孔所处区域的边界重叠,且第一刻蚀区域的孔径减去通气孔所处区域的孔径大于或等于8微米。
52.可选地,底电极结构,包括:底电极层和第二钝化层。底电极层,与压电层连接;底电极层设置有第三刻蚀区域。第三刻蚀区域覆盖压电层连接区域和通气孔所处区域。第三刻蚀区域的面积大于总区域面积。总区域面积为压电层连接区域和通气孔所处区域的面积之和。压电层连接区域为键合层和压电层接触的区域。第二钝化层,位于底电极层远离压电层的一侧;第二钝化层连接底电极层和谐振载体。
53.在一些实施例中,第三刻蚀区域与通气孔所处区域的形状均为圆形。第三刻蚀区域的边界不与通气孔所处区域的边界重叠,且第三刻蚀区域的孔径减去通气孔所处区域的孔径大于或等于8微米。
54.可选地,谐振载体包括:衬底和键合层。衬底,连接键合层。键合层,被限定为中空结构;键合层的一侧连接衬底,键合层的另一侧连接底电极层和暴露于底电极层外的压电层;使谐振载体、压电层、底电极结构围合形成空腔,空腔所处区域外不存在堆叠结构。且键合层与底电极层围合形成的空腔所处区域覆盖压电层上预设的待刻蚀区域,键合层与底电极层围合形成的空腔所处区域的面积大于待刻蚀区域的面积。
55.相关技术中,通常在制作完谐振器后,对顶电极层、压电层和底电极层打孔,从而形成释放孔或通气孔。由于是打孔直接贯穿顶电极层、压电层和底电极层这三层,因此顶电极层、压电层和底电极层位于释放孔所处位置的边缘近乎齐平。此时,由于顶电极层、压电层和底电极层位于释放孔位置的边缘近乎齐平,esd的失效模式会处于压电层位于释放孔所处位置的边缘。而在打孔的过程中,可能造成顶电极层和底电极层位于释放孔所处位置的边缘出现损伤,使得顶电极层和压电层位于释放孔所处位置的边缘不光滑。此时,在对底电极层和顶电极层施加高压的情况下,会使电荷聚集在释放孔所处位置,很容易在释放孔所处位置形成esd放电,从而导致esd能力下降。这样,由设置有第一刻蚀区域和第二刻蚀区域的顶电极层、第一钝化层、设置有第三刻蚀区域的底电极层、第二钝化层、衬底、键合层和压电层共同构成的谐振结构。该谐振结构的形成需要在制作过程中进行开孔避让。由于在进行打孔时,进行了开孔避让,只对压电层进行打孔,不会使得顶电极层和压电层的边缘不光滑。当在底电极层和顶电极层施加高压时,不会导致谐振器的esd能力下降,从而能够提
高制作出的谐振器的esd能力。同时,做了开孔避让后,压电层、顶电极层、底电极层三者位于释放孔位置的边缘不齐平,使得在施加高压时,esd失效需要击穿压电层。且由于击穿具有边缘效应,做了开孔避让后能够降低边缘效应,同样能够降低谐振器的esd能力的下降。同时,该谐振结构的空腔区域外不存在底电极结构、谐振载体、顶电极结构、压电层相互重叠。使得具有该谐振结构的滤波器能够在提升esd能力的同时使滤波器通带内平整。
56.结合图9所示,本公开实施例提供一种用于制作上述的谐振器结构的方法,待处理结构包括底电极层、顶电极层和设置在底电极层和顶电极层之间的压电层;用于制作谐振结构的方法包括:步骤s101,刻蚀底电极层,形成底电极结构;底电极结构暴露出压电层。
57.步骤s102,刻蚀顶电极层,形成顶电极结构;顶电极结构暴露出压电层。
58.步骤s103,将预设的谐振载体与底电极结构和暴露于底电极结构外的压电层键合,使谐振载体、压电层、底电极结构围合形成空腔;空腔所处区域外不存在堆叠结构;堆叠结构为底电极结构、谐振载体、顶电极结构、压电层相互重叠。
59.采用本公开实施例提供的用于制作上述的谐振器结构的方法,通过刻蚀底电极层,形成底电极结构;底电极结构暴露出压电层。刻蚀顶电极层,形成顶电极结构;顶电极结构暴露出压电层。将预设的谐振载体与底电极结构和暴露于底电极结构外的压电层键合,使谐振载体、压电层、底电极结构围合形成空腔;空腔所处区域外不存在堆叠结构;堆叠结构为底电极结构、谐振载体、顶电极结构、压电层相互重叠。通过上述方法制作出来的谐振结构在空腔所处区域外不存在堆叠结构。具有该谐振结构的滤波器通带内波纹较少,通带内平整。
60.可选地,预设的谐振载体包括:衬底和键合层;键合层被限定为中空结构,键合层连接衬底。将预设的谐振载体与底电极结构和暴露于底电极结构外的压电层键合,包括:将键合层与底电极结构和暴露于底电极结构外的压电层键合。
61.可选地,预设的谐振载体包括:衬底、高捕捉层和键合层;高捕捉层,设置在衬底与键合层之间;键合层,被限定为中空结构;高捕捉层的一侧连接键合层,另一侧连接衬底。将预设的谐振载体与底电极结构和暴露于底电极结构外的压电层键合,包括:将键合层与底电极结构和暴露于底电极结构外的压电层键合。
62.可选地,刻蚀底电极层,形成底电极结构,包括:刻蚀底电极层,暴露出部分压电层;暴露于底电极层外的压电层覆盖压电层连接区域,暴露于底电极层外的压电层的面积大于压电层连接区域的面积;压电层连接区域为键合层和压电层接触的区域。在底电极层上淀积第二钝化层,将刻蚀后的底电极层和第二钝化层确定为底电极结构。
63.可选地,刻蚀顶电极层,形成顶电极结构,包括:刻蚀顶电极层,暴露出部分压电层;暴露于顶电极层外的压电层覆盖底电极连接区域,暴露于顶电极层外的压电层的面积大于底电极连接区域的面积;底电极连接区域为键合层和底电极结构接触的区域。在顶电极层上淀积第一钝化层,将刻蚀后的顶电极层和第一钝化层确定为顶电极结构。
64.可选地,形成连通空腔的通气孔,包括:刻蚀第二钝化层、顶电极层和压电层,形成连通空腔的通气孔。
65.在一些实施例中,在压电层靠近底电极层一侧设置有待刻蚀区域,在压电层靠近顶电极层一侧也设置有待刻蚀区域。压电层两侧的待刻蚀区域相对设置,且形状和面积均
相等。其中,压电层上相对设置的待刻蚀区域被刻蚀后会形成通气孔。第一待处理区域覆盖压电层上预设的待刻蚀区域,即第一待处理区域覆盖压电层靠近底电极层一侧的待刻蚀区域。第三待处理区域覆盖压电层上预设的待刻蚀区域,即第三待处理区域覆盖压电层靠近顶电极层一侧的待刻蚀区域。
66.可选地,刻蚀底电极层,形成底电极结构,包括:刻蚀底电极层上的第一待处理区域和第二待处理区域,暴露出压电层。第一待处理区域覆盖压电层上预设的待刻蚀区域,第一待处理区域的面积大于待刻蚀区域的面积。第二待处理区域覆盖压电层连接区域,第二待处理区域的面积大于压电层连接区域的面积;压电层连接区域为键合层和压电层接触的区域。
67.可选地,刻蚀顶电极层,形成顶电极结构,包括:刻蚀顶电极层上的第三待处理区域和第四待处理区域,暴露出压电层。第三待处理区域覆盖压电层上预设的待刻蚀区域,第三待处理区域的面积大于待刻蚀区域的面积。第四待处理区域覆盖底电极连接区域,第四待处理区域的面积大于底电极连接区域的面积;底电极连接区域为键合层和底电极结构接触的区域。
68.可选地,形成连通空腔的通气孔,包括:刻蚀待刻蚀区域,形成连通空腔的通气孔。这样,刻蚀第二待处理区域和刻蚀第四待处理区域,能够使得最后制作完成的谐振结构空腔所处区域外不存在堆叠结构。同时,在刻蚀底电极层和顶电极层时对将要制作释放孔的位置进行避让。在进行打孔时,只需要对压电层进行打孔,不会使得顶电极层和压电层的边缘不光滑。当在底电极层和顶电极层施加高压时,不会导致谐振器的esd能力下降,从而能够提高制作出的谐振器的esd能力。且由于做了开孔避让,压电层、顶电极层、底电极层三者位于释放孔位置的边缘不齐平,使得在施加高压时,esd失效需要击穿压电层,同样能够提高谐振器的esd能力。因此,具有由上述方法制作形成的谐振结构的滤波器的esd能力较高且通带内波纹较少,通带内平整。
69.以上描述和附图充分地示出了本公开的实施例,以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1