三维NAND存储器装置及其形成方法与流程

背景技术：

1、随着集成电路中的装置的临界尺寸缩小到了普通存储器单元技术的极限，设计者一直在寻求对多个平面的存储器单元进行堆叠设置，以实现更高的存储容量并且实现更低的每比特成本的技术。3d nand存储器装置是一种对多个平面的存储器单元进行堆叠设置以实现更高的存储容量并且实现更低的每比特成本的示例性装置。3d nand存储器装置可以包括位于衬底之上的由交替的下部绝缘层和下部字线层构成的下部堆叠体以及位于下部堆叠体之上的由交替的上部绝缘层和上部字线层构成的上部堆叠体。多个下部沟道结构可以从衬底穿过下部堆叠体延伸。多个上部沟道结构可以从多个下部沟道结构穿过上部堆叠体延伸。

技术实现思路

1、本公开描述了总体上涉及3d nand存储器装置的双层叠体(deck)结构的实施例，该3d nand存储器装置在该双层叠体结构的上层叠体和下层叠体之间具有提高的重叠裕量。

2、根据本公开的一方面，提供了一种半导体装置。该半导体装置可以包括：位于半导体层之上的由交替的第一字线层和第一绝缘层构成的第一堆叠体，第一堆叠体包括第一阵列区和与第一阵列区相邻的第一阶梯区；从该半导体层穿过第一堆叠体的第一阵列区延伸的第一沟道结构；位于第一堆叠体之上的由交替的第二字线层和第二绝缘层构成的第二堆叠体，第二堆叠体包括位于第一阵列区之上的第二阵列区以及位于第一阶梯区之上且与第二阵列区相邻的第二阶梯区；以及从第一沟道结构穿过第二堆叠体的第二阵列区延伸的第二沟道结构，其中，第一堆叠体进一步包括位于第一字线层之上的第一过渡层，第一过渡层包括第一导电部分以及位于第一阵列区中的围绕第一沟道结构的第一电介质部分，第一过渡层设置在第一绝缘层中的两个相邻第一绝缘层之间。

3、在实施例中，第一导电部分可以位于第一阶梯区中。在另一实施例中，第一导电部分可以位于第一阵列区中。在一些实施例中，该半导体装置可以进一步包括沿垂直于该半导体层的垂直方向穿过第一堆叠体和第二堆叠体延伸的缝隙结构。例如，第一过渡层可以进一步包括位于第一阵列区中并且被布置在第一电介质部分与该缝隙结构之间的第二导电部分，该缝隙结构可以包括沿平行于该半导体层的水平方向延伸至并且接触第一过渡层、第一字线层和第二字线层的突起。作为另一示例，第一过渡层可以进一步包括位于第一阵列区中并且被第一电介质部分夹置的第三导电部分。在示例中，该缝隙结构可以包括沿该水平方向延伸至第一过渡层的第二电介质部分的突起。

4、在实施例中，该缝隙结构可以包括沿该水平方向延伸至第一过渡层的第一电介质部分的突起。在另一实施例中，第一堆叠体可以进一步包括位于第一过渡层和第一字线层之间的第二过渡层，第二过渡层包括在第一阵列区中位于第一电介质部分之下的围绕第一沟道结构的第二电介质部分、以及位于第一阶梯区中的第一导电部分。在一些实施例中，第一过渡层的第一电介质部分可以包括氮化物。例如，第一过渡层的第一电介质部分可以掺杂有碳、硼和磷之一。

5、根据本公开的一方面，提供了一种方法。该方法可以包括：在半导体层之上形成由交替的第一牺牲层和第一绝缘层构成的第一堆叠体，第一堆叠体包括第一阵列区和与第一阵列区相邻的第一阶梯区，第一牺牲层包括最上部的第一牺牲层和其他第一牺牲层；在最上部的第一牺牲层中形成第一区域；在第一堆叠体之上形成由交替的第二牺牲层和第二绝缘层构成的第二堆叠体，第二堆叠体包括位于第一阵列区之上的第二阵列区、以及位于第一阶梯区之上且与第二阵列区相邻的第二阶梯区；以及采用导电材料替换最上部的第一牺牲层的第二区域、其他第一牺牲层、和第二牺牲层，以分别形成第一过渡层、位于第一堆叠体中的在第一过渡层之下的第一字线层、以及位于第二堆叠体中的第二字线层，其中，第一过渡层包括第一导电区以及位于第一阵列区中的第一区域。

6、在实施例中，第一导电区可以位于第一阶梯区中。在另一实施例中，第一导电区可以位于第一阵列区中。例如，第一堆叠体可以进一步包括位于最上部的第一牺牲层和其他第一牺牲层之间的第二位(secondary)的第一牺牲层，并且该方法可以进一步包括：在该第二位的第一牺牲层中形成第三区域，第三区域位于第一区域之下并且布置在第一阵列区中；以及采用所述导电材料替换第二位的第一牺牲层的第四区域，以形成第二过渡层，第二过渡层包括第二导电区以及位于第一阵列区中的第三区域。作为另一示例，该方法可以进一步包括：形成从该半导体层穿过第一堆叠体的第一阵列区延伸的第一沟道结构，使得第一沟道结构穿过所述第一和第三区域延伸；以及形成从第一沟道结构穿过第二堆叠体的第二阵列区延伸的第二沟道结构。

7、在实施例中，替换最上部第一牺牲层的第二区域、其他第一牺牲层、第二牺牲层和第二位的第一牺牲层的第四区域可以进一步包括：形成具有延伸到该半导体层中的底部的沟槽开口；去除最上部第一牺牲层的第二区域、第二位的第一牺牲层的第四区域、其他第一牺牲层、以及第二牺牲层，从而在第一绝缘层和第二绝缘层中的相邻绝缘层之间形成空间；以及在所述空间中沉积导电材料，从而形成第一过渡层的第一导电区、第二过渡层的第二导电区、第一堆叠体中的第一字线层、以及第二堆叠体中的第二字线层，还进一步沿所述沟槽开口的侧壁并且在所述沟槽开口的底部之上沉积所述导电材料。在另一实施例中，该方法可以进一步包括：去除沿沟槽开口的侧壁以及在沟槽开口的底部之上沉积的导电材料以形成缝隙开口，并且使第一过渡层、第二过渡层、第一字线层和第二字线层从沟槽开口的侧壁沿平行于该半导体层的水平方向凹陷，使得缝隙开口延伸至第一过渡层、第二过渡层、第一字线层、以及第二字线层；以及沉积电介质材料来填充缝隙开口，以形成缝隙结构。例如，该缝隙结构穿过第一绝缘层和第二绝缘层延伸，并且进一步包括沿该水平方向延伸至并接触第一过渡层的第一区域、第二过渡层的第三区域、第一字线层、和第二字线层的突起。

8、在实施例中，替换最上部第一牺牲层的第二区域和第二位的第一牺牲层的第四区域可以进一步包括：在所述空间中沉积所述导电材料，从而形成(i)第一过渡层的位于第一阵列区中并且被布置在第一区域和该缝隙结构之间的第三导电区，以及(ii)第二过渡层的位于第一阵列区中并且被布置在第三区域和该缝隙结构之间的第四导电区，其中，该缝隙结构包括沿该水平方向延伸至并且接触第一过渡层的第三导电区和第二过渡层的第四导电区的突起。在另一实施例中，所述替换可以进一步包括：在所述空间中沉积所述导电材料，从而形成(i)第一过渡层的位于第一阵列区中的第五导电区，使得所述第一区域被布置在所述第三导电区和第五导电区之间，以及(ii)第二过渡层的位于第一阵列区中的第六导电区，使得所述第三区域被布置在第四导电区和第六导电区之间。在其他实施例中，形成所述第一区域和第三区域可以进一步包括：在所述第一堆叠体的顶表面之上形成掩模层，所述掩模层包括露出第一堆叠体的顶表面的位于第一阵列区中的注入区域的图案；以及执行注入工艺，以将掺杂剂通过第一堆叠体的注入区域注入到最上部的第一牺牲层和第二位的第一牺牲层中，以形成所述第一区域和第三区域。在各种实施例中，第一堆叠体的注入区域包括以下之一：(i)围绕第一沟道结构的第一区域；(ii)露出缝隙结构的第二区域；以及(iii)露出第一阵列区的第三区域。

9、根据本公开的一个方面，还提供了一种存储器系统装置。该存储器系统装置可以包括与存储器装置耦接的控制电路系统以及该存储器装置，该存储器装置包括：位于半导体层之上的由交替的第一字线层和第一绝缘层构成的第一堆叠体，第一堆叠体包括第一阵列区和与第一阵列区相邻的第一阶梯区；从该半导体层穿过第一堆叠体的第一阵列区延伸的第一沟道结构；位于第一堆叠体之上的由交替的第二字线层和第二绝缘层构成的第二堆叠体，第二堆叠体包括位于第一阵列区之上的第二阵列区、以及位于第一阶梯区之上且与第二阵列区相邻的第二阶梯区；以及从第一沟道结构穿过第二堆叠体的第二阵列区延伸的第二沟道结构，其中，第一堆叠体进一步包括位于第一字线层之上的第一过渡层，第一过渡层包括第一导电部分以及位于第一阵列区中的围绕第一沟道结构的第一电介质部分，第一过渡层被设置在第一绝缘层中的两个相邻第一绝缘层之间。