时钟缓冲器、时钟信号处理方法和电子设备与流程

1.本发明涉及电子技术领域，特别是涉及一种时钟缓冲器、时钟信号处理方法和电子设备。


背景技术：

2.时钟信号是集成电路的时序逻辑基础，随着数据传输速度的加快，不仅要求时钟信号具有较高的速率，而且要求时钟信号具有准确的占空比。通常情况下，时钟生成电路会生成两个相位相反的时钟信号，组成一组差分时钟信号，为集成电路提供时钟信号。
3.在先技术中，为了提高差分时钟信号的驱动能力，会在时钟生成电路的输出端设置时钟缓冲器(buffer)，通过时钟缓冲器对时钟生成电路输出的差分时钟信号进行幅度调节，以提高差分时钟信号的驱动能力。但是，时钟生成电路输出的差分时钟信号的频率越高时，差分时钟信号的幅度会越小。此时，小幅高速信号在经过时钟缓冲器进行转换时，会导致时钟信号的占空比失真。


技术实现要素：

4.鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种时钟缓冲器、时钟信号处理方法和电子设备，以解时钟信号占空比失真的问题。
5.为了解决上述问题，本发明实施例公开了一种时钟缓冲器，包括：共模调节模块和幅度放大模块；
6.所述共模调节模块用于接收第三方时钟生成电路输出的原始差分时钟信号，并对所述原始差分时钟信号进行调节后，输出中间差分时钟信号；所述中间差分时钟信号的共模电压与所述幅度放大模块的输入共模电压匹配；
7.所述幅度放大模块与所述共模调节模块连接，用于接收所述中间差分时钟信号，并对所述中间差分时钟信号进行放大后，输出目标差分时钟信号；所述目标差分时钟信号的幅度高于所述原始差分时钟信号的幅度。
8.可选地，所述幅度放大模块包括相同的两条幅度放大支路，以及同步单元；
9.所述幅度放大支路包括放大开关管和辅助开关管；所述辅助开关管的输出端连接所述放大开关管的输入端；
10.所述同步单元分别与所述放大开关管和所述辅助开关管连接；所述同步单元和所述放大开关管用于同时接收所述中间差分时钟信号，并控制同一条所述幅度放大支路中的所述放大开关管和所述辅助开关管的开关状态相反；所述开关状态包括导通状态和断开状态。
11.可选地，所述同步单元包括相同的两条同步支路，每条所述同步支路分别与一条所述幅度放大支路组成一组电压放大电路；
12.所述同步支路包括同步开关管和反馈开关管，所述反馈开关管的输出端和控制端
连接所述同步开关管的输入端；
13.在一组所述电压放大电路中，所述辅助开关管的控制端连接于另一组电压放大电路中反馈开关管的控制端；所述放大开关管的控制端和所述同步开关管的控制端接收所述中间差分时钟信号，以控制所在电压放大电路中的放大开关管和另一组电压放大电路中的辅助开关管同步导通或断开。
14.可选地，所述共模调节模块包括对称设置、且相同的两条共模调节支路；
15.所述共模调节支路包括串联的支路开关管和支路负载；
16.所述支路开关管分别用于接收所述原始差分时钟信号，并分别控制所述共模调节支路中的电流波形，使所述电路波形与接收的所述原始差分时钟信号的基频波形一致，以在所属共模调节支路中输出所述中间差分时钟信号中。
17.可选地，所述共模调节模块还包括电流源，所述电流源与所述共模调节支路连接，以为所述共模调节支路提供所述第一供电电压。
18.可选地，所述时钟缓冲器还包括第一反相器组和第二反相器组；
19.所述第一反相器组和所述第二反相器组均包括目标数量个依次串联的校正反相器；所述目标数量不少于1；
20.所述第一反相器组的输入端与所述幅度放大模块连接，用于接收所述目标差分时钟信号中的第一端时钟信号，并输出校正占空比后的第一端时钟信号；
21.所述第二反相器组的输入端与所述幅度放大模块连接，用于接收所述目标差分时钟信号中的第二端时钟信号，并输出校正占空比后的第二端时钟信号。
22.可选地，所述目标数量为2；所述时钟缓冲器还包括用于对校正占空比后的第一端时钟信号和校正占空比后的第二端时钟信号的交叉点进行纠正的第一交叉反相器和第二交叉反相器；
23.所述第一交叉反相器的输入端连接在所述第一反相器组中的两个校正反相器之间，输出端连接在所述第二反相器组中的两个校正反相器之间；
24.所述第二交叉反相器的输入端连接在所述第二反相器组中的两个校正反相器之间，输出端连接在所述第一反相器组中的两个校正反相器之间。
25.本发明实施例还公开了一种时钟信号处理方法，应用于如上所述的时钟缓冲器，所述方法包括：
26.接收原始差分时钟信号，并输出中间差分时钟信号；所述中间差分时钟信号的共模电压与幅度放大模块的输入共模电压匹配；
27.基于所述中间差分时钟信号，使所述幅度放大模块输出目标差分时钟信号；所述目标差分时钟信号的幅度高于所述原始差分时钟信号的幅度。
28.可选地，该方法还可以包括：
29.对所述目标差分时钟信号中每端的时钟信号分别进行目标次数的反相处理，以对所述目标差分时钟信号的占空比进行校正；所述目标次数不小于1。
30.本发明实施例还公开了一种电子设备，包括如上所述的时钟缓冲器。
31.本发明实施例包括以下优点：
32.在本发明实施例中，时钟缓冲器中包括共模调节模块和幅度放大模块，共模调节模块用于接收时钟生成电路输出的原始差分时钟信号，并输出共模电压与幅度放大模块的
输入共模电压匹配的中间差分时钟信号，幅度放大模块与共模调节模块连接，用于接收中间差分时钟信号，并输出幅度高于原始差分时钟信号的目标差分时钟信号。在第三方时钟生成电路输出的差分时钟信号的速率较高，导致原始差分时钟信号的幅度较小，且波形近似正弦波的情况下，通过共模调节模块调节时钟信号的共模电压与幅度放大模块的输入共模电压范围匹配，当共模调节模块输出的中间差分时钟信号的共模电压与幅度放大模块的输入共模电压匹配时，可以使幅度放大模块准确的对时钟信号进行放大，得到占空比准确的目标时钟信号，从而解决时钟信号放大过程中的占空比失真问题。
附图说明
33.图1示出了本发明实施例中的一种时钟缓冲器的结构示意图；
34.图2a示出了本发明实施例中的一种共模调节模块的电路原理图；
35.图2b示出了本发明实施例中的一种共模调节模块的电路原理图；
36.图3示出了本发明实施例中的一种时钟缓冲器的时序图；
37.图4a示出了本发明实施例中的一种幅度放大模块的电路原理图；
38.图4b示出了本发明实施例中的一种幅度放大模块的电路原理图；
39.图5a示出了本发明实施例中的另一种共模调节模块的电路原理图；
40.图5b示出了本发明实施例中的另一种共模调节模块的电路原理图；
41.图6示出了本发明实施例中的一种反相器组的电路原理图；
42.图7示出了本发明实施例中的一种时钟信号处理方法的步骤流程图；
43.图8示出了本发明实施例中的一种电子设备的结构框图。
具体实施方式
44.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
45.参照图1，示出了本发明实施例中的一种时钟缓冲器的结构示意图，时钟缓冲器包括共模调节模块101和幅度放大模块102。
46.其中，共模调节模块101用于接收第三方时钟生成电路输出的原始差分时钟信号，并对所述原始差分时钟信号进行调节后输出中间差分时钟信号；中间差分时钟信号的共模电压与幅度放大模块102的输入共模电压匹配；幅度放大模块102与共模调节模块101连接，用于接收中间差分时钟信号，并对所述中间差分时钟信号进行放大后，输出目标差分时钟信号；目标差分时钟信号的幅度高于原始差分时钟信号的幅度。
47.本实施例中，差分时钟信号包括振幅相同、相位相反的两个时钟信号。第三方时钟生成电路可以是振荡器和锁相环(phase locked loop，pll)等用于生成差分时钟信号的电路模块。共模调节模块包括一组差分输入端和一组差分输出端，差分输入端中的第一输入端用于接收原始差分时钟信号中的一个时钟信号，第二输入端用于接收原始差分时钟信号中的另一个时钟信号。共模调节模块用于对原始差分时钟信号的共模电压进行调整，得到并从差分输出端输出中间差分时钟信号。同理，幅度放大模块包括一组差分输入端和一组差分输出端，一组差分输入端中的第一输入端用于接收中间差分时钟信号中的一个时钟信号，第二输入端用于接收中间差分时钟信号中的另一个时钟信号。幅度放大模块用于对中
间差分时钟信号的幅度进行放大，得到并从差分输出端输出幅度高于原始差分时钟信号的目标差分时钟信号。
48.可选地，共模调节模块包括对称设置、且相同的两条共模调节支路；共模调节支路包括串联的支路开关管和支路负载，支路开关管和支路负载之间的连接点构成第二输出节点；共模调节支路的一端连接第一供电电压，另一端接地。两条共模调节支路中的支路开关管分别用于接收原始差分时钟信号中一端的时钟信号，并分别控制共模调节支路中的电流波形与接收的时钟信号的基频波形一致，以在所属共模调节支路中的第二输出节点输出中间差分时钟信号中一端的时钟信号。
49.示例性地，如图2a所示，图2a示出了本发明实施例中的一种共模调节模块的电路原理图，共模调节模块包括第一共模调节支路201和第二共模调节支路202，在第一共模调节支路201中，第一支路开关管2011可以为p型金属氧化物半导体场效应晶体管(positive metal oxide semiconductor field effect transistor，pmos)，第一支路负载2012可以由n型金属氧化物半导体场效应晶体管(negative metal oxide semiconductor field effect transistor，nmos)构成。同理，在第二共模调节支路202中，第二支路开关管2021可以为pmos管，第二支路负载2022可以由nmos管构成。其中，pmos管的输入端为pmos管的源极，也即pmos管的电流输入端；pmos管的输出端为pmos管的漏极，也即pmos管的电流输出端。nmos管的输入端为nmos管的漏极，也即nmos管的电流输入端；nmos管的输出端为nmos管的源极，也即nmos管的电流输出端。pmos管和nmos管的控制端为栅极。
50.结合图2a所示，第一支路开关管2011的源极和第二支路开关管2021的源极均连接第一供电电压，第一供电电压在图2a中用符号“vdd”表示。第一支路开关管2011的漏极连接第一支路负载2012的漏极，第一支路负载2012的源极接地，地在图2a中用符号“vss”表示。同理，第二支路开关管2021的漏极连接第二支路负载2022的漏极，第二支路负载2022的源极接地。第一支路负载2012的栅极连接漏极，构成第一共模调节支路201的负载。同理，第二支路负载2022的栅极连接漏极，构成第二共模调节支路202的负载。第一支路开关管2011与第二支路开关管2021为相同规格的pmos管，第一支路负载2012和第二支路负载2022为相同规格的nmos管。第一共模调节支路与第二共模调节支路的结构相同，并且对应位置上设置相同规格的开关管，使第一共模调节支路和第二共模调节支路形成对称设置、且完全相同的两条支路。
51.在一些可能的实施方式中，如图2b所示，共模调节模块也包括第一共模调节支路201和第二共模调节支路202，第一共模调节支路201也包括串联的第一支路开关管2111和第一支路负载2112；第一共模调节支路202也包括串联的第一支路开关管2121和第一支路负载2122；不同在于，第一支路开关管2111为nmos管，第一支路负载2112为pmos管；第二支路开关管2121为nmos管，第二支路负载2122为pmos管。
52.其中，第一支路开关管2111的源极和第二支路开关管2121的源极均接地，和图2a相同用符号“vss”表示地；第一支路开关管2111的漏极连接第一支路负载2112的漏极，第一支路负载2112的源极连接第一供电电压，和图2a相同用符号“vdd”表示第一供电电压；第一支路负载2112的栅极连接漏极，构成第一共模调节支路201的负载。同理，第二支路开关管2121的漏极连接第二支路负载2122的漏极，第二支路负载2122的源极连接第一供电电压vdd；第二支路负载2122的栅极连接漏极，构成第二共模调节支路202的负载。第一支路开关
管2111与第二支路开关管2121为相同规格的nmos管，第一支路负载2112和第二支路负载2122为相同规格的pmos管。同样地，第一共模调节支路与第二共模调节支路的结构相同，并且对应位置上设置相同规格的开关管，使第一共模调节支路和第二共模调节支路形成对称设置、且完全相同的两条支路。
53.需要说明的是，支路负载也可以为其他类型的负载，支路开关管也可以采用三极管等开关管实现，共模调节支路的具体结构可以根据支路负载和支路开关管的类型具体设置，本实施例对此不做限制。
54.示例性地，如图3所示，图3示出了本发明实施例中的一种时钟缓冲器的时序图，图3中横坐标为时间轴，单位为微秒(μs)，纵坐标为电压轴，单位为伏(v)，原始差分时钟信号为时钟生成电路输出的高频小幅度差分时钟信号，包括时钟信号301和时钟信号302，时钟信号301和时钟信号302的振幅相同、相位相反，并且由于时钟信号301和时钟信号302由第三方时钟生成电路直接输出，所以占空比接近或等于百分之五十，占空比较为准确。但是，由于时钟信号301和时钟信号302的频率较高，因此时钟信号301和时钟信号302的波形接近于正弦波，并且幅度较小，高电平点为0.35v，低电平点为0.15v，共模电压为0.25v。需要说明的是，可以将时钟频率高于1吉赫兹(ghz)的时钟信号划分为高频时钟信号，也可以采用其他划分标准将时钟信号划分为高频时钟信号和低频时钟信号，时钟信号的具体划分标准可以根据需求设置，本实施例对此不做限制。
55.在先技术中，当时钟生成电路输出的时钟信号的频率较高时，时钟信号的波形接近于正弦波，幅度会变小，无法有效驱动连接于第三方时钟生成电路后的电路模块。此时，需要在第三方时钟生成电路的输出端设置时钟缓冲器，对时钟信号进行放大，以提高时钟信号的驱动能力。而在先技术中的时钟缓冲器在对时钟信号进行放大之后，会导致时钟信号的占空比失真，即时钟信号的占空比偏离百分之五十。
56.本实施例中，时钟缓冲器在对时钟信号进行放大之前，首先可以通过共模调节模块对差分时钟信号的共模电压进行调节，使差分时钟信号的共模电压与幅度放大模块的输入共模电压匹配。结合图2a、图2b和图3所示，第一支路开关管2011或2111的控制端和第二支路开关管2021或2121的控制端构成一组差分输入端，可以连接第三方时钟生成电路的差分输出端，以接收第三方时钟生成电路输出的原始差分时钟信号，即时钟信号301和时钟信号302。可以调节第一支路开关管2011或2111的规格与时钟信号301的幅度匹配，使第一支路开关管2011或2111在时钟信号301的控制下动作，控制第一共模调节支路201中的电流波形与时钟信号301的基频波形一致；
57.同理，调节第二支路开关管2021或2121的规格与时钟信号302的幅度匹配，使第二支路开关管2021或2121在时钟信号302的控制下动作，控制第二共模调节支路202中的电流波形与时钟信号302的基频波形一致。同时，第一支路开关管2011与第一支路负载2012之间的连接点(或第一支路开关管2111与第一支路负载2112之间的连接点)构成一个第二输出节点，第二支路开关管2021与第二支路负载2022之间的连接点(或第二支路开关管2121与第二支路负载2122之间的连接点)构成另一个第二输出节点。当第一支路开关管和第二支路开关管在原始差分时钟信号的控制下动作时，可以在两个第二输出节点分别输出时钟信号303和时钟信号304，即中间差分时钟信号。由于第一共模调节支路201中的电流波形与时钟信号301的基频波形一致，因此时钟信号303的波形与时钟信号301的基频波形一致。同
理，时钟信号304的波形与时钟信号302的基频波形一致。如图3所示，在由时钟信号303和时钟信号304组成的中间差分时钟信号中，时钟信号303和时钟信号304的高点电压为0.6v，低点电压为0.4v，共模电压为0.5v。
58.实际应用中，可以根据幅度放大模块的输入共模电压范围，设置第一支路开关管2011和第二支路开关管2021(或第一支路开关管2111和第二支路开关管2121)的规格，以及第一支路负载2012和第二支路负载2022(或第一支路负载2112和第二支路负载2122)的规格，使时钟信号303和时钟信号304的共模电压在幅度放大模块的输入共模电压范围内，也即使中间差分时钟信号的共模电压与幅度放大模块的输入共模电压匹配。
59.在本技术实施例中，共模调节模块由对称设置、且相同的两条共模调节支路组成，共模调节支路包括串联的支路开关管和支路负载，电路结构简单，可以简化时钟缓冲器的电路结构。同时，共模调节支路可以控制中间差分时钟信号的波形与原始差分时钟信号的基频波形一致，当原始差分时钟信号出现占空比失真时，控制中间差分时钟信号的波形与原始差分时钟信号的基频波形一致，可以使中间差分时钟信号的占空比与原始差分时钟信号中基频的占空比一致，从而可以调节中间差分时钟信号的占空比。其中，原始差分时钟信号的占空比失真时，原始差分时钟信号的基频波形保持不变，因此控制中间差分时钟信号的波形与原始差分时钟信号的基频波形一致，可以避免中间差分时钟信号的占空比失真。
60.在一种实施例中，幅度放大模块包括相同的两条幅度放大支路，以及同步单元；幅度放大支路包括放大开关管和辅助开关管；辅助开关管的输入端连接第二供电电压，辅助开关管的输出端连接放大开关管的输入端，放大开关管的输出端接地；放大开关管和辅助开关管之间的连接点构成第一输出节点。同步单元分别与放大开关管和辅助开关管连接，同步单元和放大开关管用于接收中间差分时钟信号，并控制一条幅度放大支路中的放大开关管导通，另一条幅度放大支路中的放大开关管断开，以及控制一条幅度放大支路中的辅助开关管导通，另一条幅度放大支路中的辅助开关管断开，以在每条幅度放大支路中的第一输出节点分别输出目标差分时钟信号中一端的时钟信号；其中，同一条幅度放大支路中的放大开关管和辅助开关管的开关状态相反，开关状态包括导通状态和断开状态。
61.示例性地，如图4a所示，图4a示出了本发明实施例中的一种幅度放大模块的电路原理图，在幅度放大模块中，第一放大开关管401和第一辅助开关管402组成第一幅度放大支路，第二放大开关管403和第二辅助开关管404组成第二幅度放大支路。第一放大开关管401和第二放大开关管403为相同规格的nmos管，第一辅助开关管402和第二辅助开关管404为相同规格的pmos管。第一辅助开关管402和第二辅助开关管404的输入端，也即pmos管的源极连接第二供电电压，为第一幅度放大支路和第二幅度放大支路提供电源电压，图4a中符号“vdd”表示第二供电电压。第一放大开关管401和第二放大开关管403的输出端，即nmos管的源极接地，图4a中符号“vss”表示地。第一辅助开关管402的漏极连接第一放大开关管401漏极，第二辅助开关管404的漏极连接第二放大开关管403的漏极。第一幅度放大支路和第二幅度放大支路结构相同，并且对应位置上设置相同规格的开关管，使第一幅度放大支路和第二幅度放大支路形成完全相同的两条支路。可选地，同步单元包括相同的两条同步支路，每条同步支路分别与一条幅度放大支路组成一组电压放大电路；同步支路包括同步开关管和反馈开关管，反馈开关管的输入端连接第二供电电压，反馈开关管的输出端和控制端连接同步开关管的输入端，同步开关管的输出端接地。在一组电压放大电路中，辅助开
关管的控制端连接于另一组电压放大电路中反馈开关管的控制端，放大开关管的控制端和同步开关管的控制端连接中间差分时钟信号中一端的时钟信号，以控制所在电压放大电路中的放大开关管和另一组电压放大电路中的辅助开关管同步导通或断开。
62.示例性地，如图4a所示，第一同步开关管405和第一反馈开关管406组成第一同步支路，第二同步开关管407和第二反馈开关管408组成第二同步支路。第一同步开关管405和第二同步开关管407为规格相同的nmos管，第一反馈开关管406和第二反馈开关管408为规格相同pmos管。在第一同步支路中，第一反馈开关管406的源极连接第二供电电压，栅极连接于漏极；第一同步开关管405的漏极与第一反馈开关管406的漏极连接，源极接地。在第二同步支路中，第二反馈开关管408的源极连接第二供电电压，栅极连接于漏极；第二同步开关管407的漏极与第二反馈开关管408的漏极连接，源极接地。第一同步支路和第二同步支路的结构相同，并且对位置上设置相同规格的开关管，使第一同步支路和第二同步支路构成两条相同的支路。
63.其中，第一同步支路和第一幅度放大支路组成第一组电压放大电路，第二同步支路和第二幅度放大支路组成第二组电压放大电路。在第一组电压放大电路中，第一放大开关管401与第一同步开关管405的栅极连接，用于接入中间差分时钟信号中一端的时钟信号，如图3所示的时钟信号303。在时钟信号303的作用下，第一放大开关管401和第一同步开关管405同步导通或断开。同时，第一反馈开关管406的栅极连接第二组电压放大电路中第二辅助开关管404的栅极，由于第一反馈开关管406的栅极连接于漏极，使得第一反馈开关管406在第一同步开关管405导通时栅极为低电平，从而使第一反馈开关管406的状态与第一同步开关管405的开关状态一致，均为导通状态。进一步地，由于第一反馈开关管406与第二辅助开关管404的栅极连接，第一反馈开关管406与第二辅助开关管404的开关状态一致，因此第一反馈开关管406可以将第一放大开关管401的开关状态反馈给第二辅助开关管404，使第二辅助开关管404与第一放大开关管401同步导通或断开。同理，在第二组电压放大电路中，第二放大开关管403与第二同步开关管407的栅极连接，用于接入中间差分时钟信号中另一端的时钟信号，如图3所示的时钟信号304，在时钟信号304的作用下，第二同步开关管407与第二放大开关管403同步导通或断开，第二反馈开关管408可以将第二放大开关管403的开关状态反馈给第一组放大电路中的第一辅助开关管402，使第一辅助开关管402与第二放大开关管403同步导通或断开。
64.结合图3所示，控制第一放大开关管401、第二放大开关管403、第一辅助开关管402和第二辅助开关管404的规格与时钟信号303和时钟信号304的电压匹配。时钟信号303和时钟信号304的相位相反，第一放大开关管401和第二辅助开关管404导通时，第二放大开关管403和第一辅助开关管402断开，此时第一放大开关管401和第一辅助开关管402之间构成的第一输出节点的电平被导通的第一放大开关管401拉低为低电平，而第二放大开关管403和第二辅助开关管404之间构成的第一输出节点的电平被导通的第二辅助开关管404拉高为高电平。当时钟信号303和时钟信号304持续输入时，两个第一输出节点分别输出如图3所示的相位相反，并且波形为方波的时钟信号305和时钟信号306，组成目标差分时钟信号。进一步地，结合图2，通过控制第二供电电压的大小，可以控制时钟信号305和时钟信号306的高电平和低电平，从而实现对原始差分时钟信号的放大，得到幅度高于原始差分时钟信号的目标差分时钟信号。
65.在另一些可能的实施方式中，参见图4b所示，幅度放大模块中也包括第一放大开关管411和第一辅助开关管412组成第一幅度放大支路，第二放大开关管413和第二辅助开关管414组成第二幅度放大支路。不同在于，第一放大开关管411和第二放大开关管413为相同规格的pmos管，第一辅助开关管412和第二辅助开关管414为相同规格的nmos管；第一辅助开关管412和第二辅助开关管414的源极接地，和图2a、图2b、图4a相同，通过“vss”表示地；第一放大开关管411和第二放大开关管413的源极与第二供电电压连接第二供电电压，和图4a相同，通过“vdd”表示第二供电电压。同样地，第一辅助开关管412的漏极连接第一放大开关管411漏极，第二辅助开关管414的漏极连接第二放大开关管413的漏极。第一幅度放大支路和第二幅度放大支路结构相同，并且对应位置上设置相同规格的开关管，使第一幅度放大支路和第二幅度放大支路形成完全相同的两条支路。
66.同步单元也包括第一同步开关管415和第一反馈开关管416组成的第一同步支路，第二同步开关管417和第二反馈开关管418组成的第二同步支路。不同在于，第一同步开关管415和第二同步开关管417为规格相同的pmos管，第一反馈开关管416和第二反馈开关管418为规格相同nmos管。在第一同步支路中，第一反馈开关管416的源极连接接地vss，第一反馈开关管416的栅极与漏极连接；第一同步开关管415的漏极与第一反馈开关管416的漏极连接，第一同步开关管415的源极与第二供电电压vdd连接。在第二同步支路中，第二反馈开关管418的源极接地，第二反馈开关管418的栅极与漏极连接；第二同步开关管417的漏极与第二反馈开关管418的漏极连接，第二同步开关管417的源极与第二供电电压vdd连接。同样地，第一同步支路和第二同步支路的结构相同，并且对位置上设置相同规格的开关管，使第一同步支路和第二同步支路构成两条相同的支路。
67.同样地，第一同步支路和第一幅度放大支路组成第一组电压放大电路，第二同步支路和第二幅度放大支路组成第二组电压放大电路。在第一组电压放大电路中，第一放大开关管411与第一同步开关管415的栅极连接，用于接入中间差分时钟信号中一端的时钟信号，如图3所示的时钟信号303。在时钟信号303的作用下，第一放大开关管411和第一同步开关管415同步导通或断开。同时，第一反馈开关管416的栅极连接第二组电压放大电路中第二辅助开关管414的栅极，由于第一反馈开关管416的栅极连接于漏极，使得第一反馈开关管416在第一同步开关管415导通时栅极(连接第二供电电压vdd)为高电平，从而使第一反馈开关管416的状态与第一同步开关管415的开关状态一致，均为导通状态。
68.进一步地，由于第一反馈开关管416与第二辅助开关管414的栅极连接，第一反馈开关管416与第二辅助开关管414的开关状态一致，因此第一反馈开关管416可以将第一放大开关管411的开关状态反馈给第二辅助开关管414，使第二辅助开关管414与第一放大开关管411同步导通或断开。
69.同理，在第二组电压放大电路中，第二放大开关管413与第二同步开关管417的栅极连接，用于接入中间差分时钟信号中另一端的时钟信号，如图3所示的时钟信号304，在时钟信号304的作用下，第二同步开关管417与第二放大开关管413同步导通或断开，第二反馈开关管418可以将第二放大开关管413的开关状态反馈给第一组放大电路中的第一辅助开关管412，使第一辅助开关管412与第二放大开关管413同步导通或断开。
70.结合图3所示，控制第一放大开关管411、第二放大开关管413、第一辅助开关管412和第二辅助开关管414的规格与时钟信号303和时钟信号304的电压匹配。时钟信号303和时
钟信号304的相位相反，第一放大开关管411和第二辅助开关管414导通时，第二放大开关管413和第一辅助开关管412断开，此时第一放大开关管411和第一辅助开关管412之间构成的第一输出节点(与第二供电电压vdd连接)的电平被导通的第一放大开关管411拉高至高电平，而第二放大开关管413和第二辅助开关管414之间构成的第一输出节点(与地vss连接)的电平被导通的第二辅助开关管414拉低至低电平。当时钟信号303和时钟信号304持续输入时，两个第一输出节点分别输出如图3所示的相位相反，并且波形为方波的时钟信号305和时钟信号306，组成目标差分时钟信号。
71.进一步地，结合图2，通过控制第二供电电压的大小，可以控制时钟信号305和时钟信号306的高电平和低电平，从而实现对原始差分时钟信号的放大，得到幅度高于原始差分时钟信号的目标差分时钟信号。
72.需要说明的是，以上仅为示例性举例，幅度放大模块也可以采用其他类型的放大电路实现。幅度放大模块的具体结构，以及幅度放大模块中的同步单元的具体结构可以根据需求设置，本实施例对此不做限制。
73.在本技术实施例中，幅度放大模块由相同的两条幅度放大支路和同步单元组成，幅度放大支路只包括放大开关管和辅助开关管，结构简单，可以简化时钟缓冲器的电路结构。同时，同步单元包括两条相同的同步支路，结构简单，可以进一步简化时钟缓冲器的电路结构。
74.可选地，共模调节模块还可以包括电流源，电流源与共模调节支路连接，以为共模调节支路提供第一供电电压。
75.示例性地，如图5a所示，图5a示出了本发明实施例中的另一种共模调节模块的电路原理图，电流源203可以由第一电源开关管2031和第二电源管组成2032组成，第一电源开关管2031和第二电源开关管2032可以为pmos管。第一电源开关管2031的源极连接电源电压，图5a中符号“vdd”表示电源电压，第一电源开关管2031的漏极连接第二电源开关管2032的源极。第一电源开关管2031与第二电源开关管2032组成共源共栅极电流镜结构。第二电源开关管2032的漏极与第一支路开关管2011的源极连接，以及与第二支路开关管2021的源极连接。第一电源开关管2031和第二电源开关管2032的栅极连接偏置电压时，可以在第二电源开关管2032的漏极输出第一供电电压，为第一共模调节支路和第二共模调节支路提供第一供电电压。
76.在另一些可能的实施方式中，参见图5b所示，同样地，电流源203也可以由第一电源开关管2131和第二电源管组成2132组成，第一电源开关管2131和第二电源开关管2132也可以均为pmos管。第一电源开关管2131的源极连接电源电压，图5b中符号“vdd”表示电源电压，第一电源开关管2131的漏极连接第二电源开关管2132的源极。第一电源开关管2131与第二电源开关管2132组成共源共栅极电流镜结构。
77.第二电源开关管2132的漏极分别与第一支路负载2112和第二支路负载2122的源极连接。第一电源开关管2131和第二电源开关管2132的栅极连接偏置电压时，可以在第二电源开关管2132的漏极输出第一供电电压，为第一共模调节支路和第二共模调节支路提供第一供电电压。
78.以上仅为示例性举例，电流源的具体结构和类型可以根据共模调节支路结构具体设置，本实施例对此不做限制。
79.在本技术实施例中，共模调节支路的一端设置电流源，为共模调节支路提供第一供电电压，可以控制共模调节支路的功耗，从而降低整个时钟缓冲器的功耗。
80.可选地，时钟缓冲器还可以包括第一反相器组和第二反相器组；
81.第一反相器组和第二反相器组均包括目标数量个依次串联的校正反相器；目标数量不少于1；第一反相器组的输入端与幅度放大模块连接，用于接收目标差分时钟信号中的第一端时钟信号，并输出校正占空比后的第一端时钟信号；
82.第二反相器组的输入端与幅度放大模块连接，用于接收目标差分时钟信号中的第二端时钟信号，并输出校正占空比后的第二端时钟信号。
83.示例性地，如图6所示，图6示出了本发明实施例中的一种反相器组的电路原理图，时钟缓冲器中还可以包括第一反相器组601和第二反相器组602，目标数量为2，即第一反相器组601和第二反相器组602分别由2个依次串联的校正反相器组成。第一反相器组601中的两个反相器即校正反相器，第二反相器组602中的两个反相器即校正反相器。需要说明的是，每个反相器组中可以包括1个、2个或3个等数量的校正反相器，每个反相器组中校正反相器的数量可以根据需求具体设置，本实施例对此不做限制。
84.其中，由于放大开关管和辅助开关管并不能达到完全导通或完全断开的状态，因此幅度放大支路输出的目标差分时钟信号存在无法达到满摆幅的情况。如图3所示，若满摆幅时高电平为1v，低电平为0v，则时钟信号305和时钟信号306的高电平为0.9v，低电平为0.1v，接近满摆幅。
85.本实施例中，第一反相器组601的输入端连接第一幅度放大支路中的第一输出节点，用于接收目标差分时钟信号中的第一端时钟信号，即时钟信号305，并输出校正占空比后的第一端时钟信号，即图3中的时钟信号307。同理，第二反相器组602的输入端连接第二幅度放大支路中的第一输出节点，用于接收目标差分时钟信号的第二端时钟信号，即时钟信号306，并输出校正占空比后的第二端时钟信号，即图3中的时钟信号308。如图3所示，第一端时钟信号和第二端时钟信号经过两次反相校正之后，高电平为1v，低电平为0v，达到满摆幅。
86.在本技术实施例中，时钟缓冲器中设置反相器组，通过反相器组对幅度放大模块输出的目标差分时钟信号的幅度进行校正，可以得到满摆幅的目标时钟信号，从而可以提供目标时钟信号的驱动能力。
87.可选地，目标数量为2；时钟缓冲器还包括用于对校正占空比后的第一端时钟信号和校正占空比后的第二端时钟信号的交叉点进行纠正的第一交叉反相器和第二交叉反相器；
88.第一交叉反相器的输入端连接在第一反相器组中的两个校正反相器之间，输出端连接在第二反相器组中的两个校正反相器之间；
89.第二交叉反相器的输入端连接在第二反相器组中的两个校正反相器之间，输出端连接在第一反相器组中的两个校正反相器之间。
90.示例性地，如图6所示，第一反相器组601和第二反相器组602中分别包括串联的两个校正反相器。第一交叉反相器604的输入端连接在第一反相器组601中的两个校正反相器之间，输出端连接在第二反相器组602中的两个校正反相器之间。同理，第二交叉反相器603的输入端连接在第二反相器组602中的两个校正反相器之间，输出端连接在第一反相器组
601中的两个校正反相器之间。第一交叉反相器和第二交叉反相器用于对时钟信号307和时钟信号308的交叉(cross)点进行纠正，避免时钟信号307和时钟信号308失真。
91.在本技术实施例中，在第一反相器组和第二反相器组之间设置交叉反相器对时钟信号的交叉点进行纠正，可以避免目标差分时钟信号出现失真的问题。
92.综上所述，本实施例中，时钟缓冲器中包括共模调节模块和幅度放大模块，共模调节模块用于接收时钟生成电路输出的原始差分时钟信号，并输出共模电压与幅度放大模块的输入共模电压匹配的中间差分时钟信号，幅度放大模块与共模调节模块连接，用于接收中间差分时钟信号，并输出幅度高于原始差分时钟信号的目标差分时钟信号。在第三方时钟生成电路输出的差分时钟信号的速率较高，导致原始差分时钟信号的幅度较小，且波形近似正弦波的情况下，通过共模调节模块调节时钟信号的共模电压与幅度放大模块的输入共模电压范围匹配，当共模调节模块输出的中间差分时钟信号的共模电压与幅度放大模块的输入共模电压匹配时，可以使幅度放大模块准确的对时钟信号进行放大，得到占空比准确的目标时钟信号，从而解决时钟信号放大过程中的占空比失真问题。
93.参照图7，示出了本发明实施例中的一种时钟信号处理方法的步骤流程图，该方法可以应用于上述时钟缓冲器，可以包括：
94.步骤701、接收原始差分时钟信号，并对所述原始差分时钟信号进行调节后，输出中间差分时钟信号。
95.其中，中间差分时钟信号的共模电压与幅度放大模块的输入共模电压匹配。
96.本实施例中，步骤701可以由图2或图5所示的共模调节模块执行，步骤701的具体执行过程可以参考上述举例，本实施例对此不做赘述。
97.步骤702、对中间差分时钟信号进行放大后，使幅度放大模块输出目标差分时钟信号。
98.其中，目标差分时钟信号的幅度高于原始差分时钟信号的幅度。
99.本实施例中，步骤702可以由图4所示的幅度放大模块执行，步骤702的具体执行过程可以参考上述举例，本实施例对此不做赘述。
100.在一些可能的实施方式中，对中间差分时钟信号进行放大后，使幅度放大模块输出目标差分时钟信号，包括：
101.接收中间差分时钟信号，并控制同一条幅度放大支路中的放大开关管和辅助开关管的开关状态相反，使幅度放大模块输出目标差分时钟信号；
102.其中，开关状态包括导通状态和断开状态。
103.在一些可能的实施方式中，接收原始差分时钟信号，并对原始差分时钟信号进行调节后，输出中间差分时钟信号，包括：
104.接收原始差分时钟信号，并分别控制共模调节支路中的电流波形，使电路波形与接收的原始差分时钟信号的基频波形一致，以在共模调节支路中输出中间差分时钟信号。在一些可能的实施方式中，该方法还可以包括：
105.对目标差分时钟信号中每端的时钟信号分别进行目标次数的反相处理，以对目标差分时钟信号的占空比进行校正；目标次数不小于1。
106.本实施例中，对目标差分时钟信号中每端的时钟信号分别进行目标次数的反相处理的步骤可以由图6所示第一反相器组和第二反相器组执行，每个反相器组中校正反相器
的数量等于目标次数。综上所述，本实施例中，接收原始差分时钟信号，并输出共模电压与幅度放大模块的输入共模电压匹配的中间差分时钟信号，基于中间差分时钟信号，使幅度放大模块输出幅度高于原始差分时钟信号的目标差分时钟信号。在第三方时钟生成电路输出的差分时钟信号的速率较高，导致原始差分时钟信号的幅度较小，且波形近似正弦波的情况下，通过调节时钟信号的共模电压与幅度放大模块的输入共模电压范围匹配，当共模调节模块输出的中间差分时钟信号的共模电压与幅度放大模块的输入共模电压匹配时，可以使幅度放大模块准确的对时钟信号进行放大，得到占空比准确的目标时钟信号，从而解决时钟信号放大过程中的占空比失真问题。
107.图8示出了本发明实施例中的一种电子设备的结构框图。例如，电子设备800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。
108.参照图8，电子设备800可以包括以下一个或多个组件：处理组件802，存储器804，电源组件806，多媒体组件808，音频组件810，输入/输出(i/o)的接口812，传感器组件814，以及通信组件816。
109.处理组件802通常控制电子设备800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器920来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个单元，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体单元，以方便多媒体组件808和处理组件802之间的交互。
110.存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(sram)，电可擦除可编程只读存储器(eeprom)，可擦除可编程只读存储器(eprom)，可编程只读存储器(prom)，只读存储器(rom)，磁存储器，快闪存储器，磁盘或光盘。
111.电源组件806为电子设备800的各种组件提供电力。电源组件806可以包括电源管理系统，一个或多个电源，及其他与为电子设备800生成、管理和分配电力相关联的组件。
112.多媒体组件808包括在所述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(lcd)和触摸面板(tp)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
113.音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(mic)，当电子设备800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。
114.i/o接口812为处理组件802和外围接口单元之间提供接口，上述外围接口单元可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
115.传感器组件814包括一个或多个传感器，用于为电子设备800提供各个方面的状态评估。例如，传感器组件814可以检测到电子设备800的打开/关闭状态，组件的相对定位，例如所述组件为电子设备800的显示器和小键盘，传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变，用户与电子设备800接触的存在或不存在，电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如cmos或ccd图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。
116.通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络，如wifi，2g或3g，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(nfc)单元，以促进短程通信。例如，在nfc单元可基于射频识别(rfid)技术，红外数据协会(irda)技术，超宽带(uwb)技术，蓝牙(bt)技术和其他技术来实现。
117.在示例性实施例中，电子设备800可以被一个或多个应用专用集成电路(asic)、数字信号处理电路(dsp)、数字信号处理设备(dspd)、可编程逻辑器件(pld)、现场可编程门阵列(fpga)、控制器、微控制器、微处理器或其他电子元件实现。
118.本实施例中，电子设备还包括如上所述的时钟缓冲器。
119.本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
120.本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
121.本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
122.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
123.这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
124.尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
125.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
126.以上对本发明所提供的一种时钟缓冲器和装置、一种电子设备以及一种存储介质，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。