共源共栅放大器的制作方法

1.本发明涉及集成电路设计技术领域，尤其涉及一种共源共栅放大器。


背景技术：

2.跨导放大器广泛应用于模拟、数模混合信号芯片中，例如模数转换器(analog-to-digital converter，adc)、数模转换器(digital to analog converter，dac)、锁相环((phase locked loop，pll)等。例如在高精度adc中，跨导放大器(operational transconductance amplifier，ota)用来驱动大电容负载；在高速应用中，ota需要在很短的时间内完成信号建立，并且还需要达到一定的精度。要满足这些要求，ota需要具有很高的增益、单位增益带宽积、高压摆率。单极折叠共源共栅放大器同普通放大器相比，具有高增益、较大的信号输出摆幅和较高的增益带宽积，应用得十分广泛。但是在互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)工艺下，要在较低电源电压实现较高的增益、较短的建立时间和较高的信号建立精度，采用传统的折叠共源共栅放大器(folded cascode amplifier，fca)很难在达到高压摆率时满足高增益和高带宽的要求，这时就需要用到两级放大器，fca作为第一级提供高增益，第二级在提供一定增益的情况下提供大的输出摆幅和驱动能力，但是两级放大器需要进行补偿以满足稳定性要求，就需要消耗很大的功耗和较大的面积开销，增大了功耗和电路面积。
3.因此，有必要提供一种新型的共源共栅放大器以解决现有技术中存在的上述问题。


技术实现要素：

4.本发明的目的在于提供一种共源共栅放大器，在单级放大器结构下，提高了电路的压摆率、增益和带宽。
5.为实现上述目的，本发明的所述一种共源共栅放大器，包括：
6.信号输入模块，用于根据电源电压产生输入信号；
7.交叉耦合模块，与所述信号输入模块电连接，用于根据所述输入信号形成内部正反馈；
8.第一偏置模块，与所述交叉耦合模块电连接；
9.第一支路模块，与所述第一偏置模块电连接；
10.第二偏置模块，与所述交叉耦合模块电连接；
11.第二支路模块，与所述第二偏置模块电连接；
12.其中，所述第一偏置模块和所述第二偏置模块用于在输入共模反馈电压之后提供偏置，所述第一支路模块和所述第二支路模块用于提供大摆幅输出偏置，且所述第一支路模块和所述第二支路模块分别与所述信号输入模块电连接，所述信号输入模块还用于输出支路信号至所述第一支路模块和所述第二支路模块。
13.本发明所述共源共栅放大器的有益效果在于：本发明所述共源共栅放大器以单级
放大器为基本的结构，在内部增加第一支路模块和第二支路模块以有效增加小信号通路数量以形成小信号通路，从而有效提高了小信号建立速度，扩大了带宽，缩短了建立时间，而且交叉耦合模块在电路内部形成正反馈环路，提高了大信号压摆率，使电路增益得到提高。
14.可选的，所述信号输入模块包括第一pmos管、第二pmos管、第三pmos管、第四pmos管和第五pmos管，所述第一pmos管的源极接工作电压，所述第一pmos管的漏极分别与所述第二pmos管的源极、所述第三pmos管的源极、所述第四pmos管的源极、所述第五pmos管的源极电连接，所述第一pmos管的栅极接第一偏置电压，所述第二pmos管的栅极和所述第三pmos管的栅极均接第一输入电压，所述第四pmos管和所述第五pmos管均接第二输入电压。
15.可选的，所述第一支路模块包括第六pmos管、第七pmos管、第八pmos管、第九pmos管、第一nmos管、第二nmos管和第三nmos管，所述第六pmos管的源极和所述第七pmos管的源极均接工作电压，所述第六pmos管的漏极与所述第八pmos管的源极电连接，所述第七pmos管的漏极与所述第九pmos管的源极电连接，所述第六pmos管的栅极和所述第七pmos管的栅极均与所述第九pmos管的漏极电连接，所述第八pmos管的漏极与所述第一nmos管的漏极作为第一输出端，所述第九pmos管的漏极与所述第二nmos管的漏极电连接，所述第一nmos管的栅极和所述第二nmos管的栅极接第二偏置电压，所述第八pmos管的栅极和所述第九pmos管的栅极均接第三偏置电压，所述第二nmos管的源极与所述第三nmos管的漏极电连接，所述第三nmos管的栅极与所述第三pmos管的漏极电连接，所述第一nmos管的源极与所述第二pmos管的漏极电连接；
16.所述第二支路模块包括第十pmos管、第十一pmos管、第十二pmos管和第十三pmos管、第四nmos管、第五nmos管和第六nmos管，所述第十pmos管的源极和所述第十一pmos管的源极均接工作电压，所述第十pmos管的漏极与所述第十二pmos管的源极电连接，所述第十一pmos管的漏极与所述第十三pmos管的源极电连接，所述第十pmos管的栅极和所述第十一pmos管的栅极均与所述第十二pmos管的漏极电连接，所述第十二pmos管的漏极与所述第四nmos管的漏极电连接，所述第五nmos管的源极与所述第五pmos管的漏极电连接，所述第四nmos管的栅极和所述第五nmos管的栅极接第二偏置电压，所述第十二pmos管的栅极与所述第十三pmos管的栅极接第三偏置电压，所述第四nmos管的源极与所述第六nmos管的漏极电连接，所述第六nmos管的栅极与所述第四pmos管的漏极电连接，所述第十三pmos管的漏极与所述第五nmos管的漏极作为第二输出端。
17.可选的，所述交叉耦合模块包括第七nmos管、第八nmos管、第九nmos管和第十nmos管，所述第七nmos管的栅极和所述第八nmos管的栅极接第二偏置电压，所述第七nmos管的漏极与所述第三pmos管的漏极电连接，所述第八nmos管的漏极与所述第四pmos管的漏极电连接，所述第七nmos管的源极与所述第九nmos管的漏极电连接，所述第八nmos管的源极与所述第十nmos管的漏极电连接，所述第九nmos管的源极和所述第十nmos管的源极均接地。
18.可选的，所述第一偏置模块包括第十一nmos管、第十二nmos管、第十三nmos管和第十四nmos管，所述第十一nmos管的漏极与所述第四pmos管的漏极电连接，所述第十一nmos管的栅极接第二偏置电压，所述第十一nmos管的源极与所述第十四nmos管的漏极电连接，所述第十四nmos管的栅极、所述第九nmos管的栅极、所述第十三nmos管的栅极均与所述第十一nmos管的漏极电连接，所述第十二nmos管的漏极、所述第十三nmos管的漏极均与所述第二pmos管的漏极电连接，所述第十二nmos管的源极、所述第十三nmos管的源极和所述第
十四nmos管的源极均接地；
19.所述第二偏置模块包括第十五nmos管、第十六nmos管、第十七nmos管和第十八nmos管，所述第十五nmos管的漏极与所述第三pmos管的漏极电连接，所述第十五nmos管的栅极接第二偏置电压，所述第十五nmos管的源极与所述第十六nmos管的漏极电连接，所述第十nmos管的栅极、所述第十六nmos管、所述第十七nmos管的栅极均与所述第十五nmos管的漏极电连接，所述第十七nmos管的漏极和所述第十八nmos管的漏极均与所述第五pmos管的源极电连接，所述第十六nmos管的源极、所述第十七nmos管的源极和所述第十八nmos管的源极均接地。
20.可选的，所述第十二nmos管的栅极和所述第十八nmos管的栅极均接共模反馈电压。
附图说明
21.图1为现有技术中的单级折叠折叠共源共栅放大器的电路图。
22.图2为本发明实施例所述共源共栅放大器的电路图。
23.图3为本发明实施例所述共源共栅放大器与现有技术中的单级折叠折叠共源共栅放大器的交流特性对比图。
24.图4为本发明实施例所述共源共栅放大器与现有技术中的单级折叠折叠共源共栅放大器的直流特性对比图。
具体实施方式
25.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
26.现有技术中的单级折叠折叠共源共栅放大器如图1所示，包括pmos管m1、pmos管m2、nmos管m3、nmos管m4、nmos管m5、nmos管m6、pmos管m7、pmos管m8、pmos管m9、pmos管m10、pmos管m11，pmos管m11的漏极与pmos管m1的源极、pmos管m2的源极电连接，pmos管m1的漏极与nmos管m3的漏极、nmos管m5的源极电连接，pmos管m2的漏极与nmos管m6的源极、nmos管m4的漏极电连接，pmos管m1的栅极和pmos管m2栅极分别结输入电压vi+和vi-，nmos管m5的漏极与pmos管m7的漏极均作为输出接口vo-，pmos管m7的源极与pmos管m9的漏极均作为输出接口vo+，nmos管m6的漏极与pmos管m8的漏极电连接，pmos管m8的源极与pmos管m10的漏极电连接，nmos管m3的源极与nmos管m4的源极接地gnd，nmos管m3的栅极和nmos管m4的栅极均接共模反馈电压，nmos管m5的栅极和nmos管m6的栅极均接偏置电压vn1，pmos管m7的栅极和pmos管m8的栅极均接偏置电压vp2，pmos管m9的栅极和pmos管m10的栅极均接偏置电压vp1，且pmos管m9的源极、pmos管m10的源极、pmos管m11的源极均接工作电压vdd。
27.m1、m2作为pmos输入差分对管，能具有比nmos更低的1/f噪声。m5、m6、m7、m8是共源
共栅管提供较大的输出阻抗，m3、m4、m9、m10是电流源管，从小信号路径看，正输入端由m1，经m5输出；负输入端由m2，经m6输出，但是这种单级折叠折叠共源共栅放大器很难在达到高压摆率时满足高增益和高带宽的要求。
28.针对现有技术存在的问题，本发明的实施例提供了一种共源共栅放大器，以传统的单级折叠折叠共源共栅放大器为基本结构，在内部增加第一支路模块和第二支路模块以有效增加小信号通路数量以形成小信号通路，从而有效提高了小信号建立速度，扩大了带宽，缩短了建立时间，而且交叉耦合模块在电路内部形成正反馈环路，提高了大信号压摆率，使电路增益得到提高。
29.在一些实施例中，参考图2，本方案的所述共源共栅放大器包括信号输入模块1、交叉耦合模块2、第一偏置模块5、第一支路模块3、第二偏置模块6和第二支路模块4，其中所述信号输入模块1用于根据电源电压产生输入信号，所述交叉耦合模块2与所述信号输入模块1电连接，用于根据所述输入信号形成内部正反馈；所述第一偏置模块5与所述交叉耦合模块2电连接；所述第一支路模块3与所述第一偏置模块5电连接；所述第二偏置模块6与所述交叉耦合模块2电连接；所述第二支路模块4与所述第二偏置模块6电连接；其中，所述第一偏置模块5和所述第二偏置模块6用于在输入共模反馈电压之后提供偏置，所述第一支路模块3和所述第二支路模块4用于提供大摆幅输出偏置，且所述第一支路模块3和所述第二支路模块4分别与所述信号输入模块1电连接，所述信号输入模块1还用于输出支路信号至所述第一支路模块3和所述第二支路模块4。
30.在一些实施例中，继续参考图2，所述信号输入模块1包括第一pmos管101、第二pmos管102、第三pmos管103、第四pmos管104和第五pmos管105，所述第一pmos管101的源极接工作电压vdd，所述第一pmos管101的漏极分别与所述第二pmos管102的源极、所述第三pmos管103的源极、所述第四pmos管104的源极、所述第五pmos管105的源极电连接，所述第一pmos管101的栅极接第一偏置电压v1，所述第二pmos管102的栅极和所述第三pmos管103的栅极均接第一输入电压vin+，所述第四pmos管104和所述第五pmos管105均输入第二输入电压vin-。
31.在一些实施例中，所述第一支路模块3包括第六pmos管301、第七pmos管302、第八pmos管303、第九pmos管304、第一nmos管305、第二nmos管306和第三nmos管307，所述第六pmos管301的源极和所述第七pmos管302的源极均接工作电压vdd，所述第六pmos管301的漏极与所述第八pmos管303的源极电连接，所述第七pmos管302的漏极与所述第九pmos管304的源极电连接，所述第六pmos管301的栅极和所述第七pmos管302的栅极均与所述第九pmos管304的漏极电连接，所述第八pmos管303的漏极与所述第一nmos管305的漏极作为第一输出端vout-，所述第九pmos管304的漏极与所述第二nmos管306的漏极电连接，所述第一nmos管305的栅极和所述第二nmos管306的栅极接第二偏置电压v2，所述第八pmos管303的栅极和所述第九pmos管304的栅极均接第三偏置电压v3，所述第二nmos管306的源极与所述第三nmos管307的漏极电连接，所述第三nmos管307的栅极与所述第三pmos管103的漏极电连接，所述第一nmos管305的源极与所述第二pmos管102的漏极电连接；
32.所述第二支路模块4包括第十pmos管401、第十一pmos管402、第十二pmos管403、第十三pmos管404、第四nmos管405、第五nmos管406和第六nmos管407，所述第十pmos管401的源极和所述第十一pmos管402的源极均接工作电压vdd，所述第十pmos管401的漏极与所述
第十二pmos管403的源极电连接，所述第十一pmos管402的漏极与所述第十三pmos管403的源极电连接，所述第十pmos管401的栅极和所述第十一pmos管402的栅极均与所述第十二pmos管403的漏极电连接，所述第十二pmos管403的漏极与所述第四nmos管405的漏极电连接，所述第五nmos管406的源极与所述第五pmos管105的漏极电连接，所述第四nmos管405的栅极和所述第五nmos管406的栅极接第二偏置电压v2，所述第十二pmos管403的栅极与所述第十三pmos管404的栅极接第三偏置电压v3，所述第四nmos管405的源极与所述第六nmos管407的漏极电连接，所述第六nmos管407的栅极与所述第四pmos管104的漏极电连接，所述第十三pmos管404的漏极与所述第五nmos管406的漏极作为第二输出端vout+。
33.在一些实施例中，所述交叉耦合模块2包括第七nmos管201、第八nmos管202、第九nmos管203和第十nmos管204，所述第七nmos管201的栅极和所述第八nmos管202的栅极接第二偏置电压v2，所述第七nmos管201的漏极与所述第三pmos管103的漏极电连接，所述第八nmos管202的漏极与所述第四pmos管104的漏极电连接，所述第七nmos管201的源极与所述第九nmos管203的漏极电连接，所述第八nmos管202的源极与所述第十nmos管204的漏极电连接，所述第九nmos管203的源极和所述第十nmos管204的源极均接地gnd。
34.在又一些实施例中，所述第一偏置模块5包括第十一nmos管501、第十二nmos管502、第十三nmos管503和第十四nmos管504，所述第十一nmos管501的漏极与所述第四pmos管104的漏极电连接，所述第十一nmos管501的栅极接第二偏置电压v2，所述第十一nmos管501的源极与所述第十四nmos管504的漏极电连接，所述第十四nmos管504的栅极、所述第九nmos管203的栅极、所述第十三nmos管503的栅极均与所述第十一nmos管501的漏极电连接，所述第十二nmos管502的漏极、所述第十三nmos管503的漏极均与所述第二pmos管102的漏极电连接，所述第十二nmos管502的源极、所述第十三nmos管502的源极和所述第十四nmos管504的源极均接地gnd；
35.所述第二偏置模块6包括第十五nmos管601、第十六nmos管602、第十七nmos管603和第十八nmos管604，所述第十五nmos管601的漏极与所述第三pmos管103的漏极电连接，所述第十五nmos管601的栅极接第二偏置电压v2，所述第十五nmos管601的源极与所述第十六nmos管602的漏极电连接，所述第十nmos管204的栅极、所述第十六nmos管602、所述第十七nmos管603的栅极均与所述第十五nmos管601的漏极电连接，所述第十七nmos管603的漏极和所述第十八nmos管604的漏极均与所述第五pmos管105的源极电连接，所述第十六nmos管602的源极、所述第十七nmos管603的源极和所述第十八nmos管604的源极均接地gnd。
36.在一些实施例中，所述第十二nmos管502的栅极和所述第十八nmos管604的栅极均接共模反馈电压vcmfb。
37.在本实施例中，所述第二pmos管102、第五pmos管105、第十三nmos管502、第十八nmos管604、第一nmos管305、第四nmos管405、第八pmos管303、第十三pmos管404、第六pmos管301、第十一pmos管402构成传统的折叠共源共栅放大器结构，本方案进一步采用第一支路模块3中的第七pmos管302、第九pmos管304、第二nmos管306和第三nmos管307为第六pmos管301、第八pmos管303提供大摆幅输出偏置，并通过第六pmos管301和第七pmos管302的镜像使得经过额外输入支路第三pmos管103的小信号经过第八pmos管303、第六pmos管301支路输出。同样的，第十pmos管401、第十二pmos管403、第四nmos管405、第六nmos管407为第十一pmos管402、第十三pmos管404提供大摆幅输出偏置，并通过第十pmos管401、第十一pmos
管402的镜像使得经过额外输入支路第四pmos管104的小信号经过第十一pmos管402、第十三pmos管404支路输出。
38.与传统的fca结构相比，增加了经过第六pmos管301、第八pmos管303、第十一pmos管402、第十三pmos管404的小信号通路，提高了小信号响应能力，有利于提高压摆率。另一方面，为了输出摆幅最大化以及对称性考虑，第一偏置模块5中的第十一nmos管501、第十四nmos管504为第十三nmos管503提供偏置，其偏置结构与第七pmos管302、第九pmos管304为第六pmos管301提供偏置类似。同样的，第二偏置模块6中的第十五nmos管601、第十六nmos管602为第十七nmos管603提供偏置。而第三pmos管103和第四pmos管104的尾电流并没有像第二pmos管102、第五pmos管105那样汇入第十二nmos管502、第十八nmos管604的输出支路，而是接入交叉耦合模块2之中，交叉耦合模块2中的第七nmos管201、第八nmos管202、第九nmos管203和第十nmos管204作为交叉耦合对结构形成内部正反馈，当第一输入电压vin+增大，第二输入电压vin-减小时，第四pmos管的漏极上的节点a的电位开始增大，第三pmos管的漏极上的节点b的电位开始减小。而a点电位升高使得第七nmos管201、第九nmos管203支路的电流增大，第七nmos管201、第九nmos管203支路电流的增大使得b点电位被进一步下拉；同样的第八nmos管202、第十nmos管204支路也使得a点电位进一步增大。而当第一输入电压vin+减小，第二输入电压vin-增大时，情况与前述刚好相反，此处不再赘述。由此可见，通过交叉耦合模块2中的第七nmos管201、第八nmos管202、第九nmos管203和第十nmos管204能够加快信号翻转速度，也有助于提高压摆率。
39.示例性的，为了进一步验证本方案关于压摆率，以下述的实施例进行说明。假设第二pmos管102和第三pmos管103的宽长比为1：a1，第十六nmos管602和第三nmos管307的宽长比为1：a2，第七pmos管302和第六pmos管301的宽长比为1：a3，第十四nmos管504和第十三nmos管503的宽长比为1：a4，第十四nmos管504和第九nmos管203的宽长比为1：a5。
40.由于第十二nmos管502的电流i
m3
和第十八nmos管604的电流相等，则：
[0041][0042]
而第十三nmos管503的电流i
m3d
、第十七nmos管603的电流相等，即i
m3d
＝a4
×im2a
，其中i
m2a
表示第四pmos管104的电流。而第六pmos管301的电流i
m9
和第十一pmos管402的电流相等，则为：i
m9
＝a2
×
a3
×im2a
。
[0043]
而第四pmos管104的电流为：
[0044][0045]
为了与传统fca电路性能对比，设传统fca的总电流和本方案的共源共栅放大器电路总电流相等。假设本方案的共源共栅放大器电路流向左半支路电流为i2，而传统fca的左半支路电流为i1。从稳定性设计考虑，传统fca输出支路电流也需要为i1。则本方案中共源共栅放大器的总电流为：
[0046][0047]
由于传统fca总电流为2i1，故根据传统和本方案中共源共栅放大器的总电流相等，可以得到：
[0048][0049]
设传统fca的压摆率为s1，可以得到：
[0050]
假设本方案中共源共栅放大器的压摆率为s2，则：
[0051][0052]
通过设置使a4＝2，n＝0.5，a2＝1，a3＝2.5，可以得到s2＝3.2
×
s1。所以方案中共源共栅放大器的压摆率是传统fca的3倍。
[0053]
图3、4分别是传统fca和本方案中共源共栅放大器的压摆率都接5pf负载时，仿真得出的交流特性曲线、直流特性曲线，其中实线为本方案中共源共栅放大器的特性曲线，虚线是传统的fca的特性曲线。参考图3，由于本方案中共源共栅放大器的支路较多，引入了更多的节点，高频极点会增多，但通过上述设置的镜像电流比例不大，所以相位裕度足够的，但是额外小信号支路的增加，使得增益和增益带宽积显著提高。图4是大信号建立直流特性对比图，参考图4，传统fca的建立时间为30ns左右，本方案中共源共栅放大器的大信号建立时间为10ns左右，明显缩短。由此可见，所以本发明提出的共源共栅放大器能在功耗不变的情况下，有效提高增益、带宽和压摆率。
[0054]
本发明所述共源共栅放大器以单级放大器为基本的结构，在内部增加第一支路模块和第二支路模块以有效增加小信号通路数量以形成小信号通路，从而有效提高了小信号建立速度，扩大了带宽，缩短了建立时间，而且交叉耦合模块在电路内部形成正反馈环路，提高了大信号压摆率，使电路增益得到提高。
[0055]
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。