一种抗辐照电压电平转换方法及电路

1.本发明涉及一种抗辐照电压电平转换方法及电路，属于集成电路技术领域。


背景技术：

2.在复杂的片上系统中，常采用多电压技术来实现低功耗和高性能的折衷，电压电平转换单元有效地实现了不同电压域之间的数据交互。电压电平转换单元分为从高电平到低电平转换和从低电平到高电平转换两种，大多数存储芯片中字线及位线驱动电路需要使用多种电压电平转换电路来传输写入不同工作模式下来自模拟传输块中的高压，因此对电路的可靠性提出了更高的要求。
3.在宇航环境中，电子系统会受到不同的辐射因素的影响，产生的影响也各不相同，因而对于不同的辐射效应应采用不同的措施。受辐射后引起最严重的几种效应为：总剂量效应、单粒子效应、位移损伤效应。
4.单粒子效应是辐射效应中的重要元素，当高能粒子轰击器件时可能会造成器件出现瞬时功能错误甚至永久性损毁。随着cmos器件尺寸不断缩小，总剂量效应敏感性越来越低，器件单粒子效应敏感性越来越高，对于高压电路而言，由于其工作电压高，在高能粒子作用下会出现较强电流，从而造成器件失效。当电压电平转换电路敏感结点受到单粒子撞击时，可能会产生正负电压同时导通的现象，导致超出器件耐压值进而烧毁电路。随着新材料高压器件的不断应用于航天器，单粒子效应问题也变得越发严峻。因此针对电压电平转换电路的抗辐照加固设计显得尤为重要。
5.目前针对单粒子效应的电压电平转换电路加固设计并不多，且大多是是进行的器件级加固，较为复杂。在专利cn113594256a中，针对高压ldmos器件进行了抗辐照器件级加固，提出在常规ldmos n型漂移区的中间添加一层局部埋氧层，通过改变器件结构减小瞬态电流脉宽达到抗单粒子的目的。这种新器件结构虽然可以运用在电平电压转换电路中来抑制单粒子效应产生的影响，但改变器件结构需要对器件重新建模，提取仿真参数，工作量大且耗费时间，并不普遍适用。


技术实现要素：

6.为了解决目前抑制单粒子效应的方案工作量大且不能普遍适用的问题，本发明提供了一种抗辐照电压电平转换方法及电路，所述技术方案如下：
7.本发明的第一个目的在于提供一种电压电平转换电路，所述电压电平转换电路包括：常规电压电平转换电路和抗辐照加固电路；
8.所述抗辐照加固电路为：在所述常规电压电平转换电路的敏感结点所在支路接入栅漏短接的mos管。
9.可选的，所述抗辐照加固电路包括：第一晶体管和第二晶体管；
10.所述第一晶体管的栅极和所述第二晶体管的栅极之间短接，所述第一晶体管的漏极和所述第二晶体管的漏极之间短接，所述第一晶体管的栅极和漏极短接，所述第二晶体
管的栅极和漏极短接，所述第一晶体管的源极和所述第二晶体管的源极作为两端节点接入所述敏感结点所在支路。
11.可选的，电压电平转换电路，包括：mos晶体管mp1、mp2、mp3、mp4、mp5和mos晶体管mn1、mn2、mn3、mn4、mn5构成的常规电压电平转换电路，所述电压电平转换电路还包括：mos晶体管mp6、mp7、mn6和mn7构成的抗辐照加固电路；
12.所述mos晶体管mp6和mos晶体管mn6的连接方式与所述第一晶体管和第二晶体管的连接方式相同，并接入所述mos晶体管mp4的漏极所在支路；
13.所述mos晶体管mp7和mos晶体管mn7的连接方式与所述第一晶体管和第二晶体管的连接方式相同，并接入所述mos晶体管mp4的漏极所在支路。
14.可选的，所述mos晶体管mp3、mp4、mp5、mn3、mn4、mn5均为高压晶体管。
15.可选的，所述电压电平转换电路为负高压电平电压转换电路。
16.可选的，所述电压电平转换电路将0～1.2v电压转为-5～0v电压。
17.本发明的第二个目的在于提供一种电压电平转换电路的抗辐照方法，基于上述的电压电平转换电路实现，包括：在常规电压电平转换电路敏感结点所在支路接入栅漏短接的mos管，利用所述栅漏短接的mos管的等效电阻实现分压，利用所述mos管内的寄生电容与mos管等效电阻形成rc滤波电路过滤单粒子瞬态电压脉冲。
18.本发明有益效果是：
19.本发明在常态电压电平转换电路结构基础上增加了少量mos器件，构成了抗辐照加固结构，通过在敏感结点所在支路加入栅漏短接的mos器件，减小了管子的源漏压差，降低了电路在发生单粒子效应时出现正负电压同时导通超出管子耐压值烧毁电路的概率，同时滤掉了单粒子瞬态脉冲，有效抑制了单粒子效应对电路产生的影响，由于降低了管子的压差不用选择更高耐压值的高压管，抑制了总剂量效应对电路产生的影响。
20.总之，相比于现有的单粒子效应抑制方案，本发明无需设计新的器件结构，避免了器件设计所需要的大量建模和仿真的工作量，且本发明利用现有的器件就可以实现，因此具有普遍适用性。此外，本发明在功耗未增大且面积开销增加很小的情况下可以有效降低辐照效应对电路产生的影响。
附图说明
21.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1是传统电压电平转换电路原理图。
23.图2是本发明实施例二提供的抗辐照电压电平转换电路原理图。
24.图3是传统电平电压转换电路受单粒子效应时仿真图。
25.图4是本发明实施例二提供的抗辐照电平电压转换电路受单粒子效应时仿真图。
26.图5是未合理选用mos管时，电路功能发生错误的仿真图。
27.图6是未合理选用mos管时，电路无法过滤掉单粒子脉冲的仿真图。
具体实施方式
28.为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
29.实施例一：
30.本实施例提供一种电压电平转换电路，包括：常规电压电平转换电路和抗辐照加固电路；
31.所述抗辐照加固电路为：在所述常规电压电平转换电路的敏感结点所在支路接入栅漏短接的mos管。
32.实施例二：
33.本实施例提供一种电压电平转换电路，参见图2，其中包括pmos晶体管mp1、mp2、mp3、mp4、mp5和nmos晶体管mn1、mn2、mn3、mn4、mn5构成的常规电压电平转换电路(如图1所示)，晶体管mp6、晶体管mp7、晶体管mn6、晶体管mn7为抗辐照加固部分电路。
34.电路中mhv接负高压-5v电压源，vcc为低压电压源，gnd为参考零电平。请参阅图2，当输入in为0v时，晶体管mp3截止，晶体管mp4导通漏极输出vcc，经过晶体管mp6、晶体管mn6电阻降压后仍然能够驱动晶体管mn3导通并使漏极输出负高压，因为处于截止状态的mos管漏极为单粒子敏感区域，极易发生单粒子瞬态产生瞬态脉冲电压。此时晶体管mp3漏极为敏感结点，若被粒子撞击，则会产生一个高于vcc的脉冲电压，导致晶体管mn3源漏压差增大，若超出晶体管mn3耐压值，则会烧毁器件。同理，当输入in为vcc时，晶体管mp4截止，晶体管mp3导通，此时mp4漏极为敏感结点，若被粒子撞击，会产生一个高于vcc的脉冲电压，导致晶体管mn4源漏压差增大，若超出晶体管mn4耐压值，则会烧毁器件。除此之外，单粒子瞬态发生后，单粒子电压脉冲也会被传输到输出级，对电路的功能造成一定影响。
35.由于高压管随着耐压值的增大其栅氧厚度也会增大，若选择用更高耐压值的mos管将晶体管mn3、晶体管mn4替换，则会增大总剂量效应对器件的影响，对电路功能、指标都造成一定的影响。本实施例通过在敏感节点所在支路加入栅漏短接的mos管电阻进行分压，降低晶体管mn3、晶体管mn4源漏压差，同时mos管内的寄生电容与mos管等效电阻构成rc电路可以起到滤波的作用，可以将单粒子瞬态电压脉冲过滤，使电路正常输出。
36.上述可知，此抗辐照电压电平转换电路与常态电压电平转换电路相比，未增大电路功耗，也只增加了少量的面积开销，但可以降低辐照效应对电路产生的影响。
37.此外，必须保证电路交叉耦合结构两支路所加管子参数要保持一致，否则会增大输出波形上升沿和下降沿时间的差值。
38.增加分压电阻会改变所在敏感支路节点电压，即晶体管mn4和mn3栅压，而晶体管栅压发生变化可能会引起晶体管所处工作区发生变化，对电路是否能正常工作产生影响。除此之外，抗辐照加固部分mos晶体管的尺寸及宽长比直接影响着管子寄生电容和等效电阻的大小，若不合理选择也无法过滤掉单粒子瞬态电压脉冲达到抗辐照的效果，如图5、图6所示。
39.验证实验：本实验通过在敏感结点注入单粒子脉冲源进行性能仿真验证，图3为传统电平电压转换电路仿真图，在3μs时注入单粒子脉冲源后，电路敏感结点处电压增大且大于vcc，此时mn3管子源漏压差增大，并在输出级产生一个脉冲电压。图4为抗辐照电平电压转换电路的仿真图，在3μs时注入单粒子脉冲源后，虽然敏感结点处电压也同样增大且大于
vcc，但此时mp7、mn7和mn3管子源漏压差因为电阻分压显著降低，避免了管子烧毁的概率，输出级也并未出现脉冲电压，有效抑制了单粒子效应的影响。
40.本实施例的抗辐照加固部分所采用的mos管电阻类型、数量都可以根据电路需求灵活选取。
41.实施例三：
42.本实施例提供一种电压电平转换电路的抗辐照方法，采用实施例一或实施例二所记载的电压电平转换电路实现，包括：在常规电压电平转换电路敏感结点所在支路接入栅漏短接的mos管，利用所述栅漏短接的mos管实现分压，利用所述mos管内的寄生电容与mos电阻形成rc滤波电路过滤单粒子瞬态电压脉冲。
43.本发明实施例中的部分步骤，可以利用软件实现，相应的软件程序可以存储在可读取的存储介质中，如光盘或硬盘等。
44.以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。