六输入动态比较器

1.本公开涉及集成电路技术领域，尤其涉及一种极低温下的低回踢噪声六输入动态比较器。


背景技术：

2.模数转换器(adc)能够将连续的模拟信号转化为离散的数字信号，随着量子计算、深空探测等技术的不断发展，需要低功耗高精度的模数转换器在极低温下正常工作。级联积分器前馈型噪声整形逐次逼近adc结合了deltasigma和sar结构的优点，结合过采样技术可以显著提升信噪比，级联积分器前馈型噪声整形逐次逼近adc的核心是多路输入比较器，目前很难满足极低温环境下的低回踢噪声要求，因此如何提供一种能够在极低温下工作同时实现低回踢噪声的多路输入比较器是一项亟需解决的技术课题。


技术实现要素：

3.(一)要解决的技术问题
4.基于上述问题，本公开提供了一种六输入动态比较器，以缓解现有技术中多路输入比较器难以满足极低温环境下的低回踢噪声要求等技术问题。
5.(二)技术方案
6.本公开提供一种六输入动态比较器，包括：依次连接的动态放大器和锁存器；所述动态放大器，包括：正输入单元，负输入单元，时钟单元，输出单元。正输入单元包括：第一正输入端vp1，用于输入第一路正输入信号；第二正输入端vp2，用于输入第二路正输入信号；第三正输入端vp3，用于输入第三路正输入信号；负输入单元包括：第一负输入端vn1，用于输入第一路负输入信号；第二负输入端vn2，用于输入第二路负输入信号；第三负输入端vn3，用于输入第三路负输入信号；时钟单元用于发出方波时钟信号clk；输出单元包括：第一输出节点a
p
和第二输出节点an，所述动态放大器用于实现六路输入信号的求和放大，由第一输出节点a
p
和第二输出节点an分别输出第一输出信号ap和第二输出信号an；锁存器用于将所述第一输出信号和第二输出信号分别进行放大反向得到第三输出信号ap
′
和第四输出信号an
′
，并根据比较所述第三输出信号和第四输出信号的大小进行放电输出。
7.根据本公开实施例，动态放大器还包括footer管单元，所述footer管单元包括第一footer管mn7和第二footer管mn8；其中，第一footer管mn7和第二footer管mn8的栅极共同连接至时钟单元，第一footer管mn7的漏极连接至第二输出节点an，第二footer管mn8的漏极连接至第一输出节点ap。
8.根据本公开实施例，正输入单元还包括：栅极均连接至第一正输入端vp1的第一核心输入管mn1和第一电容管mn1
′
；栅极均连接至第二正输入端vp2的第二核心输入管mn2和第二电容管mn2
′
；栅极均连接至第三正输入端vp3的第三核心输入管mn3和第三电容管mn3
′
；其中，所述第一核心输入管mn1、第二核心输入管mn2、第三核心输入管mn3的漏极分别连接第一footer管mn7的源极，所述第一电容管mn1
′
、所述第二电容管mn2
′
、所述第三电容
管mn3
′
的源极和漏极短接后分别连接至第二footer管mn8的源极，所述第一核心输入管mn1、第二核心输入管mn2、第三核心输入管mn3的宽长比例为1：k：m，k、m表示放大系数，k、m取整数。
9.根据本公开实施例，负输入单元还包括：栅极均连接至第一负输入端vn1的第四核心输入管mn4和第四电容管mn4
′
；栅极均连接至第二负输入端vn2的第五核心输入管mn5和第五电容管mn5
′
；栅极均连接至第三负输入端vn3的第六核心输入管mn6和第六电容管mn6
′
；其中，所述第四核心输入管mn4、第五核心输入管mn5、第六核心输入管mn6的漏极分别连接第二footer管mn8的源极，所述第四电容管mn4
′
、所述第五电容管mn5
′
、所述第六电容管mn6
′
的源极和漏极短接后分别连接至第一footer管mn7的源极，所述第四核心输入管mn4、第五核心输入管mn5、第六核心输入管mn6的宽长比例为1：k：m，k、m表示放大系数，k、m取整数。
10.根据本公开实施例，动态放大器还包括：第一复位管mp1，第二复位管mp2，第三复位管mp3，尾流管mn9；第一复位管mp1的漏极连接至第二输出节点an，源极连接至电源端vdd；第二复位管mp2的漏极连接至第一输出节点a
p
，源极连接至电源端vdd，所述第二复位管mp2的栅极与所述第一复位管mp1的栅极共同连接至时钟单元；第三复位管mp3的源极连接至第一核心输入管mn1、第二核心输入管mn2、第三核心输入管mn3的源极，第三复位管mp3的漏极连接至电源端vdd；尾流管mn9的漏极连接至第四核心输入管mn4、第五核心输入管mn5、第六核心输入管mn6的源极且与第三复位管mp3的源极相连，尾流管mn9的源极接地，尾流管mn9的栅极与第三复位管mp3的栅极共同连接至时钟单元。
11.根据本公开实施例，六输入动态比较器还包括：第一电容c1，第二电容c2。第一电容c1一端连接至第二输出节点an，另一端接地；第二电容c2一端连接至第一输出节点a
p
，另一端接地。
12.根据本公开实施例，锁存器包括：第一反相器对，第二反相器对。第一反相器对与第二输出节点an相连，用于将第二输出信号an放大反向得到第四输出信号an
′
；第二反相器对与第一输出节点a
p
相连，用于将第一输出信号ap放大反向得到第三输出信号ap
′
。
13.根据本公开实施例，第一反相器对包括：第四pmos管mp4，第十nmos管mn10。第四pmos管mp4的栅极与第二输出节点an相连，源极连接至电源端vdd；第十nmos管mn10的源极接地，栅极与第一输出节点a
p
相连，漏极与第四pmos管mp4的漏极相连后由第四输出节点an′
输出第四输出信号an
′
。第二反相器对包括第十一pmos管mp11，第十三nmos管mn13；第十一pmos管mp11的栅极与第一输出节点a
p
相连，源极连接至电源端vdd；第十三nmos管mn13的源极接地，栅极与第一输出节点a
p
相连，漏极与第十一pmos管mp11的漏极相连后由第三输出节点a
p
′
输出第三输出信号ap
′
。
14.根据本公开实施例，锁存器还包括：第五pmos管mp5，第六pmos管mp6，，第九pmos管mp9，第十pmos管mp10，第十四nmos管mn14，第十五nmos管mn15。
15.第五pmos管mp5的栅极连接至第四输出节点an′
，源极连接至电源端，漏极的连接末端设置有第一放电节点a；
16.第六pmos管mp6的栅极连接至第四输出节点an′
，源极连接至电源端，漏极连接至第五输出节点voutn；
17.第十四nmos管mn14的栅极连接至第四输出节点an′
，漏极连接至第一放电节点a，
源极接地；
18.第十pmos管mp10的栅极连接至第三输出节点a
p
′
，源极连接至电源端，漏极的连接末端设置有第二放电节点b；
19.第九pmos管mp9的栅极连接至第三输出节点a
p
′
，源极连接至电源端，漏极连接至第六输出节点voutp；
20.第十五nmos管mn15的栅极连接至第三输出节点a
p
′
，漏极连接至第二放电节点b，源极接地。
21.根据本公开实施例，锁存器还包括：第三反相器对，第四反相器对。
22.第三反相器对包括第七pmos管mp7和第十一nmos管mn11，所述第七pmos管mp7的源极连接电源端，漏极连接至第五输出节点voutn，栅极连接至第六输出节点voutp，所述第十一nmos管mn11的源极连接第一放电节点a，漏极连接至第五输出节点voutn，栅极连接至第六输出节点voutp；第四反相器对包括第八pmos管mp8和第十二nmos管mn12，所述第八pmos管mpg的源极连接电源端，漏极连接至第六输出节点voutp，栅极连接至第五输出节点voutn，所述第十二nmos管mn12的源极连接第二放电节点b，漏极连接至第六输出节点voutp，栅极连接至第五输出节点voutn。
23.(三)有益效果
24.从上述技术方案可以看出，本公开六输入动态比较器至少具有以下有益效果其中之一或其中一部分：
25.(1)减小了回踢噪声；
26.(2)实现了放大增益，减弱了第二级锁存器等效到输入的失调电压，同时减小了等效输入噪声大小；
27.(3)只需要一个外接时钟clk，本结构减小了时钟误差，减小了clk的负载；
28.(4)六个核心输入管通过设置不同的宽长比，实现了不同信号通路不同的放大倍数；
29.(5)实现了快速锁存。
附图说明
30.图1为本公开实施例的六输入动态比较器组成和原理示意图；
31.图2为动态比较器的时域响应示意图；
32.图3为本公开实施例的六输入动态比较器的电路结构示意图；
33.图4为本公开实施例的六输入动态比较器的多输入动态放大器的电路结构示意图；
34.图5为本公开实施例的六输入动态比较器的锁存器的电路结构示意图；
35.图6为本公开实施例的六输入动态比较器的瞬态仿真波形示意图；
36.图7为本公开实施例的六输入动态比较器的等效输入噪声仿真示意图；
37.图8为本公开实施例的六输入动态比较器的失调电压仿真示意图。
38.图9a为本公开实施例的六输入动态比较器与传统双尾电流型比较器在常温300k条件下回踢噪声电压对比示意图。
39.图9b为本公开实施例的六输入动态比较器与传统双尾电流型比较器在低温4.2k
条件下回踢噪声电压对比示意图。
具体实施方式
40.本公开提供了一种六输入动态比较器，通过级联前级动态放大器和次级锁存器电路，解决了级联积分器前馈型噪声整形逐次逼近adc中多输入比较器电路设计的问题，可以实现六路输入电压信号，在保证较快比较速度的同时减小了失调电压和回踢噪声。同时该六输入动态比较器能够工作在极低温(4.2k)温度下实现放大信号和比较多路输入电压大小的功能，同时减小了输入失调电压，实现了较低的回踢噪声，进而满足高精度高分辨率的需求。
41.在实现本公开的过程中发明人发现，多路输入比较器需要将电容dac中的差分余差电压信号vres+、vres-和余差一阶积分信号vint1+、vint1-以及余差二阶积分信号vint2+、vint2-等六路输入信号进行放大后比较。通常根据实际需求vres+、vres-不进行放大，而余差一阶积分信号vint1+、vint1-以及余差二阶积分信号vint2+、vint2-需要实现k倍和m倍的放大系数，然后六路信号相加并进行比较。开环比较器无反馈回路，功耗较大。在低功耗设计需求下需要动态锁存型比较器，其基本原理是放大与正反馈。传统strongarm型动态比较器不能工作在先进工艺结点(电源电压较低)，由于锁存结构有较大的输入失调电压v
offset
，导致比较器等效输入失调电压也相对较大。同时输入管漏级电压轨到轨电压变化带来较大回踢噪声。在高分辨率场景下输入差值在uv级电压信号可能出现误码和亚稳态问题。双尾电流型动态比较器将增益级和锁存级分离，但是代价是需要较大的电流带来额外的功耗，同时需要额外的与clk反向的clkb时钟，该结构需要clk和clkb有精确的时序要求。利用反相器实现clkb同时会给clk带来较大的电容负载。双尾电流型和elzakker型动态比较器同时由于输入管栅漏电容存在，漏级电压的变化会耦合到输入端，带来较大的回踢噪声。由此，本公开提供一种更佳的、适用于极低温下的低回踢噪声六输入动态比较器。
42.为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
43.在本公开实施例中，提供一种六输入动态比较器，结合图1、图3-图5所示，所述六输入动态比较器，包括：依次连接的动态放大器和锁存器；
44.所述动态放大器作为放大级，包括：正输入单元，负输入单元，时钟单元，输出单元。
45.正输入单元，包括：第一正输入端vp1 vp1，用于输入第一路正输入信号vip；第二正输入端vp2，用于输入第二路正输入信号vint1p；第三正输入端vp3，用于输入第三路正输入信号vint2p；
46.负输入单元，包括：第一负输入端vn1，用于输入第一路负输入信号vin；第二负输入端vn2，用于输入第二路负输入信号vintln；第三负输入端vn3，用于输入第三路负输入信号vint2n；
47.时钟单元，用于发出方波时钟信号clk；
48.输出单元，包括：第一输出节点a
p
和第二输出节点an，所述动态放大器用于实现六路输入信号的求和放大，由第一输出节点a
p
和第二输出节点an分别输出第一输出信号ap和第二输出信号an；
49.所述锁存器作为锁存级，用于将所述第一输出信号和第二输出信号分别进行放大反向得到第三输出信号ap
′
和第四输出信号an
′
，并根据比较所述第三输出信号和第四输出信号的大小进行放电输出，得到最终的输出信号voutp和voutn。
50.根据本公开实施例，动态放大器还包括footer管单元，所述footer管单元包括第一footer管mn7和第二footer管mn8；其中，第一footer管mn7和第二footer管mn8的栅极共同连接至时钟单元，第一footer管mn7的漏极连接至第二输出节点an，第二footer管mn8的漏极连接至第一输出节点a
p
。
51.根据本公开实施例，正输入单元还包括：栅极均连接至第一正输入端vp1的第一核心输入管mn1和第一电容管mn1
′
；栅极均连接至第二正输入端vp2的第二核心输入管mn2和第二电容管mn2
′
；栅极均连接至第三正输入端vp3的第三核心输入管mn3和第三电容管mn3
′
；其中，所述第一核心输入管mn1、第二核心输入管mn2、第三核心输入管mn3的漏极分别连接第一footer管mn7的源极，所述第一电容管mn1
′
、所述第二电容管mn2
′
、所述第三电容管mn3
′
的源极和漏极短接后分别连接至第二footer管mn8的源极，所述第一核心输入管mn1、第二核心输入管mn2、第三核心输入管mn3的宽长比例为1：k：m，k、m表示放大系数，k、m取整数。
52.根据本公开实施例，所述负输入单元，还包括：栅极均连接至第一负输入端vn1的第四核心输入管mn4和第四电容管mn4
′
；栅极均连接至第二负输入端vn2的第五核心输入管mn5和第五电容管mn5
′
；栅极均连接至第三负输入端vn3的第六核心输入管mn6和第六电容管mn6
′
；其中，所述第四核心输入管mn4、第五核心输入管mn5、第六核心输入管mn6的漏极分别连接第二footer管mn8的源极，所述第四电容管mn4
′
、所述第五电容管mn5
′
、所述第六电容管mn6
′
的源极和漏极短接后分别连接至第一footer管mn7的源极，所述第四核心输入管mn4、第五核心输入管mn5、第六核心输入管mn6的宽长比例为1：k：m，k、m表示放大系数，k、m取整数，需要说明的是k、m也可以取非整数，具体取值根据实际应用的情况进行调整。
53.根据本公开实施例，动态放大器还包括：第一复位管mp1，漏极连接至第二输出节点an，源极连接至电源端vdd；第二复位管mp2，漏极连接至第一输出节点a
p
，源极连接至电源端vdd，所述第二复位管mp2的栅极与所述第一复位管mp1的栅极共同连接至时钟单元；第三复位管mp3，源极连接至第一核心输入管mn1、第二核心输入管mn2、第三核心输入管mn3的源极，第三复位管mp3的漏极连接至电源端vdd；尾流管mn9，漏极连接至第四核心输入管mn4、第五核心输入管mn5、第六核心输入管mn6的源极且与第三复位管mp3的源极相连，尾流管mn9的源极接地，尾流管mn9的栅极与第三复位管mp3的栅极共同连接至时钟单元。
54.根据本公开实施例，动态放大器还包括：第一电容c1，一端连接至第二输出节点an，另一端接地；以及第二电容c2，一端连接至第一输出节点a
p
，另一端接地。
55.根据本公开实施例，锁存器包括：第一反相器对，第二反相器对。
56.第一反相器对与第二输出节点an相连，用于将第二输出信号an放大反向得到第四输出信号an
′
；第二反相器对与第一输出节点a
p
相连，用于将第一输出信号ap放大反向得到第三输出信号ap
′
。
57.根据本公开实施例，第一反相器对包括：第四pmos管mp4，栅极与第二输出节点an相连，源极连接至电源端vdd；第十nmos管mn10，源极接地，栅极与第一输出节点a
p
相连，漏极与第四pmos管mp4的漏极相连后由第四输出节点an′
输出第四输出信号an
′
。
58.第二反相器对包括：第十一pmos管mp11，栅极与第一输出节点a
p
相连，源极连接至电源端vdd；第十三nmos管mn13，源极接地，栅极与第一输出节点a
p
相连，漏极与第十一pmos管mp11的漏极相连后由第三输出节点a
p
′
输出第三输出信号ap
′
。
59.根据本公开实施例，第一电容c1的电容值cl为第一输出节点a
p
连接的锁存器中第四pmos管mp4的栅极电容值，第二电容c2的电容值cl+δc为锁存器中第十nmos管mn10的栅极电容值，其中δc越接近零越佳，反映了第十nmos管mn10和第四pmos管mp4的工艺差异导致的容值差异。
60.根据本公开实施例，锁存器还包括：第五pmos管mp5，栅极连接至第四输出节点an′
，源极连接至电源端，漏极的连接末端设置有第一放电节点a；第六pmos管mp6，栅极连接至第四输出节点an′
，源极连接至电源端，漏极连接至第五输出节点voutn；第十四nmos管mn14，栅极连接至第四输出节点an′
，漏极连接至第一放电节点a，源极接地；第十pmos管mp10，栅极连接至第三输出节点a
p
′
，源极连接至电源端，漏极的连接末端设置有第二放电节点b；第九pmos管mp9，栅极连接至第三输出节点a
p
′
，源极连接至电源端，漏极连接至第六输出节点voutp；第十五nmos管mn15，栅极连接至第三输出节点a
p
′
，漏极连接至第二放电节点b，源极接地。
61.根据本公开实施例，锁存器还包括：第三反相器对，包括第七pmos管mp7和第十一nmos管mn11，所述第七pmos管mp7的源极连接电源端，漏极连接至第五输出节点voutn，栅极连接至第六输出节点voutp，所述第十一nmos管mn11的源极连接第一放电节点a，漏极连接至第五输出节点voutn，栅极连接至第六输出节点voutp；第四反相器对，包括第八pmos管mp8和第十二nmos管mn12，所述第八pmos管mp8的源极连接电源端，漏极连接至第六输出节点voutp，栅极连接至第五输出节点voutn，所述第十二nmos管mn12的源极连接第二放电节点b，漏极连接至第六输出节点voutp，栅极连接至第五输出节点voutn。最终通过第五输出节点voutn和第六输出节点voutp分别输出最终的输出信号voutn和voutp。
62.更具体地，如图1所示六输入动态比较器由第一级动态放大器和第二级锁存器构成，在电源和占空比为50％的方波时钟信号clk下实现六路输入信号的比较和快速锁存功能。
63.图2为动态比较器的时域响应示意图；如图2所示，开环放大器具有增益高的特点，但带宽较低，使得高低电平需要更长的建立时间t1，假设一个单极放大器的增益为a，建立时间为τ，放大器的主极点频率为p(ω)，则gbw为增益带宽积，gbw＝a*p(ω)，锁存器信号的放大速度与时间呈现指数的增长趋势，当初始信号越大，比较器的锁存速度越快(如t2)。将输入信号先被开环比较器快速放大到一定数值，然后将其作为latch比较器的输入进行正反馈放大，这样就可以快速得到比较结果。
64.图3为本公开实施例的六输入动态比较器的电路结构示意图；六输入动态比较器的电路包括第一级动态放大器和第二级锁存器。第一级动态放大器需要clk时钟信号，采用六个核心输入管mn1、mn4、mn2、mn5、mn3、mn6，他们的宽长比例依次为1∶1∶k∶k∶m∶m；其中k、m表示放大系数。同时六个交叉耦合管mn1`、mn4`、mn2`、mn5`、mn3`、mn6`目的是为了减小回踢噪声，其宽长比是对应核心输入管的3/5。通过互补交叉耦合的方式，实现了较低的回踢噪声。同时实现了六路输入信号的求和放大功能。第二级是锁存级，在比较阶段利用mn10、
mn13、mp4、mp11两个反向器将将第一级放大后的信号进行进一步放大，提高了增益。同时利用mn14、mn15和两个背靠背的反相器mn11、mn12、mp7、mp8实现比较电压信号大小和快速锁存的功能。
65.图4为本公开实施例的六输入动态比较器的多输入动态放大器的电路结构示意图；其中采样差分对结构减小输入端共模干扰，抑制共模噪声。mn1、mn2、mn3、mn4、mn5、mn6是核心输入管，mn1’、mn2’、mn3’、mn4’、mn5’、mn6’是源漏短接的电容管，电容管宽长比例为对应核心输入管的3/5，通过交叉耦合的方式减小回踢噪声。输出节点an、an下面添加一对footer对管mn7、mn8，用以增加输入管的过驱动电压，可以减弱回踢噪声。核心输入管mn1、mn2、mn3、mn4、mn5、mn6对六路输入信号进行电压转电流，当clk为高电平时实现动态放大。
66.图5为本公开实施例的六输入动态比较器的锁存器的电路结构示意图；相比传统两级动态比较器，通过mp4、mn10，mp11、mn10作为反相器对，分别将an、an结点发出的信号an和ap放大为反向信号an｀和ap｀，同时利用mp6、mn14、mp9、mn15进一步放大和传递到输出latch级(锁存级)，实现了比较高的放大增益，减弱了第二级锁存器等效到输入的失调电压，同时减小了等效输入噪声大小。
67.工作原理如下：
68.复位阶段：当clk为低电平(gnd)，mp1、mp2、mp3开启，mp1、mp2将第一输出节点a
p
和第二输出节点an置位为vdd，footer管mn7、mn8关闭，通过mp3的开启将输入管mn1、mn2、mn3、mn4、mn5、mn6的源级接vdd，实现输入管快速关闭，加快了比较速度。第一输出节点a
p
和第二输出节点an结点充电至高电平vdd，第三输出节点a
p
′
和第四输出节点an′
变为低电平gnd，mp5、mp6、mp9、mp10开启，将第五输出节点voutn、第六输出节点voutp、第一放电节点a、第二放电节点b信号拉至高电平vdd，实现放大级和latch级(锁存级)的复位功能。
69.比较阶段：clk为高电平，复位管mp1、mp2、mp3关闭，mn7、mn8、mn9开启。第一输出节点a
p
和第二输出节点an从vdd开始放电，放电速度取决于输入电压幅值。当an或a
p
结点下降到vdd-|v
thp
|，mp4和mp11开启。mp4、mn10，mp11、mn13作为反相器对将an和a
p
结点输出的第一输出信号ap和第二输出信号an放大为反向信号第三输出信号ap
′
和第四输出信号an
′
，接着an
′
和ap`被mp6、mn14、mp9、mn15进一步放大和传递到输出latch级。mn14和mn15根据an`和ap`的大小逐次开启，将第一放电节点a、第二放电节点b放电至gnd，
70.取ap，(t)为第三输出节点a
p
′
的电压值，an
′
(t)为第四输出节点an′
的电压值，如果ap｀(t)《an`(t)，mn14将先开启，第一放电节点a首先被放电。当第一放电节点a电压低于(vdd-v
thn
)则mn11先开启，输出结点voutn进行放电，同时通过mp7、mn11、mp8、mn12的正反馈latch作用，将voutn锁定在低电平gnd，voutp将锁定在逻辑高电平vdd；相反如果ap｀(t)＞an`(t)，voutn锁定在高电平vdd，voutp将锁定在逻辑低电平gnd。
71.考虑到预放大器是噪声主要贡献者，锁存器产生的噪声可以忽略不计。
72.则等效输入噪声为
[0073][0074]
其中，a(t)是放大倍数，c
l
是电容c1或电容c2的负载电容值，k是玻尔兹曼常数，t是温度，γ是mos管热噪声系数，gm是六个核心输入管的跨导值，t是动态放大时间。
[0075]
a(t)＝gmt/c
l
[0076]
t＝2c
l
δv/ib[0077]
其中，gm是六个输入管的跨导值，δv是比较阶段的第一输出信号ap和第二输出信号an的电压差值，ib是尾电流管mn9的电流值。
[0078]
通过增大差分输入对的宽长比可以增大放大倍数，减小等效输入噪声。同时减小尾电流管的宽长比可以实现较小尾电流管mn9的源漏电流ib，实现较大动态放大时间t，进一步减小输入噪声。
[0079]
相比传统的动态比较器需要时钟信号clk和时钟反向信号clkb，该新型比较器只需要一个外接时钟clk，本结构减小了时钟误差，减小了clk的负载。六个核心输入管通过设置不同的宽长比1∶1∶k：k∶m∶m；其中k、m表示放大系数，实现不同信号通路不同的放大倍数。通过引入footer管mn4，mn5减小了回踢噪声，增加了输入管的过驱动电压v
gs-v
th
。通过六个交叉耦合管进行互补，进一步降低了回踢噪声的影响。mp3管在复位阶段加快了复位速度。第一级放大后的信号通过第二级锁存器中反向器和mp6、mn14、mp9、mn15进一步放大第一级放大后的信号，实现了比较高的放大增益，减弱了第二级锁存器等效到输入的失调电压，同时减小了等效输入噪声大小。通过背靠背锁存级实现快速锁存功能。
[0080]
利用spectre仿真工具在180nm工艺结点下，vdd＝1.8v，时钟信号的频率f
clk
＝1ghz，第一输出节点a
p
和第二输出节点an连接的负载电容(c1、c2)的容值c
l
＝500ff，分别在temp＝27℃和temp＝-269℃情况下进行仿真验证。输入共模电压为vcm＝0.9mv，vcm是输入信号的共模电压值，是一个恒定的直流电平，保证mos管正常工作。利用cadence极低温库仿真，仿真输入电压vp1-vn1＝-50mv下该比较器的瞬态特性，波形如图6所示，可以看出该比较器各个节点在时钟复位阶段和比较阶段均工作正常，可以实现该设计的全部功能。在常温temp＝27℃时利用瞬态噪声仿真方法，如图7所示，x轴δvin为vp1-vn1，表示vp2 vp3 vn2 vn3等于共模电压时的输入差分电压大小。y轴p为比较器输出正确的概率，得到当输入电压差为400μv时，输出端voutp和voutn输出信号正确的个数概率为84％。可以得出该比较器噪声的标准差为400μv，噪声的功率为噪声的标准差的平方值，等于0.16μv2。低温下因为温度降低，瞬态噪声会进一步降低原值的1/71左右。进一步通过蒙特卡洛仿真得到比较器的失调电压，如图8所示，横坐标values表示失调电压的大小，纵坐标代表样本数目，可见失调电压的平均值0.65mv，标准差为5.44mv。图9a和图9b分别反映在低温4.2k和常温300k两种情况下本公开的六输入动态比较器比较器与传统双尾电流型比较器的回踢噪声仿真，结合图9a和图9b所示，本公开的六输入动态比较器比较器与传统双尾电流型比较器相比具有更低的回踢噪声。
[0081]
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
[0082]
依据以上描述，本领域技术人员应当对本公开六输入动态比较器有了清楚的认识。
[0083]
综上所述，本公开提供了一种六输入动态比较器，该电路所使用的工艺通过了极低温下的测试、表征、和建模，该动态比较器电路也通了极低温环境的功能仿真验证。量子
计算读取系统中需要低功耗高精度的模数转换器在极低温下正常工作。级联积分器前馈型噪声整形逐次逼近adc结合了deltasigma和sar结构的优点，结合过采样技术可以显著提升信噪比。该结构adc的核心是低功耗动态比较器，且亟需一种能够在极低温下工作同时实现低回踢噪声的多路输入比较器新技术。针对上述问题，设计了一种可工作于极低温下(4k)的低回踢噪声六输入动态比较器。相比传统的动态比较器需要两路时钟信号，该新型比较器只需要单路时钟，减小了对时钟精度的要求。通过六个交叉耦合管进行互补，降低了回踢噪声的影响。通过第二级加入反相器和放大管实现了比较高的放大增益，减弱了第二级锁存器等效到输入的失调电压，同时减小了等效输入噪声大小。在极低温模型库基础上仿真并验证了其功能和噪声特性，同时实现了较低的功耗。
[0084]
还需要说明的是，以上为本公开提供的不同实施例。这些实施例是用于说明本公开的技术内容，而非用于限制本公开的权利保护范围。一实施例的一特征可通过合适的修饰、置换、组合、分离以应用于其他实施例。
[0085]
应注意的是，在本文中，除了特别指明的之外，具备“一”元件不限于具备单一的该元件，而可具备一或更多的该元件。
[0086]
此外，在本文中，除了特别指明的之外，“第一”、“第二”等序数，只是用于区别具有相同名称的多个元件，并不表示它们之间存在位阶、层级、执行顺序、或制程顺序。一“第一”元件与一“第二”元件可能一起出现在同一构件中，或分别出现在不同构件中。序数较大的一元件的存在不必然表示序数较小的另一元件的存在。
[0087]
在本文中，除了特别指明的之外，所谓的特征甲“或”(or)或“及/或”(and/or)特征乙，是指甲单独存在、乙单独存在、或甲与乙同时存在；所谓的特征甲“及”(and)或“与”(and)或“且”(and)特征乙，是指甲与乙同时存在；所谓的“包括”、“包含”、“具有”、“含有”，是指包括但不限于此。
[0088]
此外，在本文中，所谓的“上”、“下”、“左”、“右”、“前”、“后”、或“之间”等用语，只是用于描述多个元件之间的相对位置，并在解释上可推广成包括平移、旋转、或镜像的情形。此外，在本文中，除了特别指明的之外，“一元件在另一元件上”或类似叙述不必然表示该元件接触该另一元件。
[0089]
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
[0090]
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。