单位时间间隔宽脉冲生成器、并串转换电路及方法

本发明涉及集成电路，尤其涉及的是一种单位时间间隔宽脉冲生成器、并串转换电路及方法。

背景技术：

1、并串转换电路是通信系统发射端(tx)的核心电路。低速并行数据在转化为串行数据时，以时分复用的形式在同一链路中处理不同路径的信号。通常的做法如下，首先利用脉冲生成器将多路多单位时间间隔(ui)宽度的低速信号转化为单位ui宽度的高速脉冲信号，再通过加法器或驱动器将这多路脉冲组合起来，从而实现数据的并串转换。然而，并行转串行电路的最大运行速度受脉冲生成器的带宽制约，现有ui宽脉冲生成器的带宽较低，导致并串转换的工作速率较低。

2、因此，现有技术还有待于改进和发展。

技术实现思路

1、鉴于上述现有技术的不足，本发明的目的在于提供一种单位时间间隔宽脉冲生成器、并串转换电路及方法，以解决现有ui宽脉冲生成器受带宽制约所导致的并串转换电路的工作速率较低的问题。

2、本发明的技术方案如下：

3、一种单位时间间隔宽脉冲生成器，其包括：数据信息提取单元、脉冲生成单元与预充电单元；其中，

4、所述数据信息提取单元接入电源电压，所述数据信息提取单元用于接收输入数据并判断所述输入数据的类型；

5、所述脉冲生成单元接入电源电压与时钟信号，并与所述数据信息提取单元连接，所述脉冲生成单元用于根据所述时钟信号与所述输入数据的数据类型输出单位时间间隔宽脉冲信号；

6、所述预充电单元接入电源电压并与所述数据信息提取单元连接，所述预充电单元用于在所述单位时间间隔宽脉冲信号生成前在单位时间间隔宽脉冲生成器的输出端形成预充电电势。

7、本发明的进一步设置，所述脉冲生成单元包括：第一晶体管、第二晶体管与第三晶体管；其中，

8、所述第一晶体管的栅极接入第一时钟信号，所述第一晶体管的源极接入电源电压，所述第一晶体管的漏极与所述第二晶体管的漏极连接；

9、所述第二晶体管的栅极接入第二时钟信号，所述第二晶体管的源极与所述第三晶体管的漏极连接；

10、所述第三晶体管的栅极接入所述第一时钟信号，所述第三晶体管的源极接地；

11、其中，所述第一晶体管的漏极与所述第二晶体管的漏极的共接端与所述数据信息提取单元连接；

12、其中，所述第二时钟信号与所述第一时钟信号的频率相同，所述第二时钟信号与所述第一时钟信号的相位差为90度。

13、本发明的进一步设置，所述数据信息提取单元包括：第四晶体管、第五晶体管与第六晶体管；其中，

14、所述第四晶体管的栅极与所述第一晶体管、所述第二晶体管的共接端连接，所述第四晶体管的源极接入电源电压，所述第四晶体管的漏极与所述第五晶体管的源极连接；

15、所述第五晶体管的栅极接入输入数据，所述第五晶体管的漏极与所述第六晶体管的漏极连接；

16、所述第六晶体管的栅极与所述第一晶体管、所述第二晶体管的共接端连接，所述第六晶体管的源极接地；

17、其中，所述第四晶体管的漏极与所述五晶体管的源极的共接端与所述预充电单元连接；所述第五晶体管的漏极与所述第六晶体管的漏极的共接端与单位时间间隔宽脉冲生成器的输出端连接。

18、本发明的进一步设置，所述预充电单元包括：第七晶体管；

19、所述第七晶体管的栅极接入所述第二时钟信号，所述第七晶体管的源极接入电源电压，所述第七晶体管的漏极与所述第四晶体管的漏极与所述第五晶体管的源极的共接端连接。

20、本发明的进一步设置，所述数据信息提取单元包括：第八晶体管、第九晶体管与第十晶体管；其中，

21、所述第八晶体管的栅极接入第一时钟信号，所述第八晶体管的源极接入电源电压，所述第八晶体管的漏极与所述第九晶体管的漏极连接；

22、所述第九晶体管的栅极接入输入数据，所述第九晶体管的源极与所述第十晶体管的漏极连接；

23、所述第十晶体管的栅极接入所述第一时钟信号，所述第十晶体管的源极接地；

24、其中，所述第八晶体管的漏极与所述第九晶体管的漏极的共接端与所述脉冲生成单元连接。

25、本发明的进一步设置，所述脉冲生成单元包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管与反相器；其中，

26、所述第十一晶体管的栅极与所述反相器的输出端连接，所述第十一晶体管的源极接入电源电压，所述第十一晶体管的漏极与所述第十二晶体管的源极连接；

27、所述第十二晶体管的栅极与所述第八晶体管的漏极与所述第九晶体管的漏极的共接端的连接，所述第十二晶体管的漏极分别与所述第十三晶体管的漏极以及单位时间间隔宽脉冲生成器的输出端连接；

28、所述第十三晶体管的栅极与所述反相器的输出端连接，所述第十三晶体管的源极接地；

29、所述第十四晶体管的栅极与所述第八晶体管的漏极与所述第九晶体管的漏极的共接端的连接，所述第十四晶体管的漏极分别与所述第十二晶体管的漏极以及单位时间间隔宽脉冲生成器的输出端连接，所述第十四晶体管的源极接地；

30、所述反相器的输入端接入第二时钟信号；

31、其中，所述第二时钟信号与所述第一时钟信号的频率相同，所述第二时钟信号与所述第一时钟信号的相位差为90度。

32、本发明的进一步设置，所述预充电单元包括：第十五晶体管；其中，

33、所述第十五晶体管的栅极接入第三时钟信号，所述第十五晶体管的源极接入电源电压，所述第十五晶体管的漏极与所述第十二晶体管的源极连接；

34、其中，所述第三时钟信号与所述第二时钟信号的频率相同，所述第三时钟信号与所述第二时钟信号的相位差为90度。

35、本发明的进一步设置，所述反相器包括：第十六晶体管与第十七晶体管；其中，

36、所述第十六晶体管的栅极接入所述第二时钟信号，所述第十六晶体管的源极接入电源电压，所述第十六晶体管的漏极分别与所述第十七晶体管的漏极以及所述第十一晶体管的栅极与所述第十三晶体管的栅极的共接端连接；

37、所述第十七晶体管的栅极接入所述第二时钟信号，所述第十七晶体管的源极接地。

38、基于同样的发明构思，本发明还提供了一种并转串电路，其包括加法器以及如上述所述的单位时间间隔宽脉冲生成器；所述加法器的输入端与所述单位时间间隔宽脉冲生成器的输出端连接，所述加法器用于将多路单位时间间隔宽脉冲信号组合并输出。

39、基于同样的发明构思，本发明还提供了一种应用于上述所述的并转串电路的并转串方法，其包括：

40、数据信息提取单元接收输入数据并判断所述输入数据的类型；

41、脉冲生成单元通过时钟信号与所述输入数据的数据类型输出单位时间间隔宽脉冲信号；其中，在所述单位时间间隔宽脉冲信号生成前在单位时间间隔宽脉冲生成器的输出端形成预充电电势；

42、通过加法器将脉冲生成单元输出的多路单位时间间隔宽脉冲信号组合并输出。

43、本发明所提供的一种单位时间间隔宽脉冲生成器、并串转换电路及方法，单位时间间隔宽脉冲生成器包括：数据信息提取单元、脉冲生成单元与预充电单元；其中，所述数据信息提取单元接入电源电压，所述数据信息提取单元用于接收输入数据并判断所述输入数据的类型；所述脉冲生成单元接入电源电压与时钟信号，并与所述数据信息提取单元连接，所述脉冲生成单元用于根据所述时钟信号与所述输入数据的数据类型输出单位时间间隔宽脉冲信号；所述预充电单元接入电源电压并与所述数据信息提取单元连接，所述预充电单元用于在所述单位时间间隔宽脉冲信号生成前在单位时间间隔宽脉冲生成器的输出端形成预充电电势。本发明通过在数据信息提取单元接收输入数据并判断所述输入数据的类型，并通过脉冲生成单元根据时钟信号与所述输入数据的数据类型输出单位时间间隔宽脉冲信号，其中，在单位时间间隔宽脉冲信号生成前在单位时间间隔宽脉冲生成器的输出端形成预充电电势，使得输出的单位时间间隔宽脉冲信号能够更快达到预期电势，从而产生更高速率的单位时间间隔宽脉冲信号，进而能够提高并转串电路的工作速率。