一种实现幅相快速变换的多通道接收组件的制作方法

1.本发明涉及射频电路领域，具体是一种实现幅相快速变换的多通道接收组件。


背景技术：

2.在雷达、通信和对抗系统中，相控阵体制可在空间对信号进行幅度和相位加权来实现扫描角度的变化，进而改变波束指向。相对于传统天线机械扫描方式来说，其波束指向精度和灵活性都有较大提升，因此在新体制系统中应用越来越广泛。
3.相控阵系统在波束形成过程中，主要是系统根据波束指向要求，通过算法得到每个射频通道所需要的幅相加权系数，由此换算成控制信号，对每个通道的幅度、相位或延时进行变换，从而在空间能够实现矢量合成，形成所需要的波束指向和形状。射频通道中的幅度和相位变换，是通过系统发来的控制码，对数控移相器、数控衰减器或数控延时器进行控制切换来完成。在系统中，因软件和硬件接口资源限制，尤其是多通道组件中，系统发来的控制码通常是多通道串行码，多通道串行码中包含了每个通道所需的幅度和相位控制码，接收通道中内置的串并转换器将该串行码转换成并行码，再并行地发送给通道内的数控衰减器和数控移相器，来改变每个射频通道信号的幅度和相位。
4.在实际的工作过程中，串并转换器在实行串行数据转换时，需要消耗一定的时间，该时间长度和串行码的位数以及时钟频率相关，形成正比例关系。当时钟频率固定时，串行码位数越多，或者通道数越多，时间也就越长，从而使得系统实现幅度和相位切换时间也就越长。例如，对于一个常见的四通道接收组件，每个通道内部设置1个6位数控衰减器和1个6位数控移相器，则每个通道需要12位数据，若串并转换器的最大时钟频率为10mhz，以一个四通道组件为例，其完成一次完整的幅相切换通常需要的时间为：
5.t＝单通道数据位数
×
通道数
×
时钟周期＝12
×4×
0.1微秒＝4.8微秒
6.而当通道集成数量越来越多时，所需要的时间也将线性增长。在一些需要波束快速捷变的系统应用场景中，如末制导、近距离干扰系统中等，需要相控阵快速实现波束指向的切换，传统的串并转换方式将大大限制系统作战能力。


技术实现要素：

7.本发明的目的在于提供一种实现幅相快速变换的多通道接收组件，以解决上述背景技术中提出的问题。
8.为实现上述目的，本发明提供如下技术方案：
9.一种实现幅相快速变换的多通道接收组件，包括多个相同通道，每个通道包括串并转换器，串并转换器接收系统发来的串行数据与控制信号，主要用于将系统发送来的串行控制码转换成并行码，发送给每个通道的数控衰减器和数控移相器。所述串并转换器内部设有多组存储器，并包括写入状态与读出状态，两种状态根据控制信号进行切换；在写入状态，所述串并转换器根据控制信号中的地址码信号，将串行数据转换后写入到多组存储器中与地址码一一对应的存储位中；在读出状态，所述串并转换器根据控制信号中的地址
码信号，读出多组存储器中与地址码一一对应的存储位中存储的数据并输出到数控移相器与数控衰减器。
10.进一步地，所述串并转换器包括移位寄存器、写入开关、写入地址选择开关；其中移位寄存器用于将串行数据串行输出，或者根据控制信号中的写入锁存信号移位串行数据；所述写入开关用于切换串并转换器到写入状态；所述写入地址选择开关为一对多单刀开关，用于根据接收的地址码信号连通多组存储器中对应的存储位，以将移位寄存器中的数据写入到存储位中。
11.进一步地，所述串并转换器还包括读出开关、读出地址选择开关以及输出并行驱动器；所述读出地址选择开关为一对多单刀开关，用于根据接收的地址码信号连通多组存储器中对应的存储位；所述读出开关用于切换串并转换器到读出状态；所述输出并行驱动器用于根据控制信号中的读出锁存信号将存储位中的数据读出并输出。
12.进一步地，所述写入开关、读出开关通过控制信号中的写入/读出切换信号控制通断，两个开关通断互锁。
13.进一步地，所述多组存储器中的每组存储位存储一组衰减码和移相码，并且每个存储位均对应有唯一的地址码。
14.有益效果：本发明提供了一种能够实现幅相快速响应的多通道接收组件。在系统工作时，系统可将未来时刻所需的多组幅相控制码提前预存到多组存储器中。当系统根据要求，需要选取多组存储器中任何一组控制码输出时，组件可以根据系统指定的地址码来选择相应的存储位，实现即时输出切换，不需要重新完成一次串行码输入的处理过程。同时，本发明可以实现在当前输出不变化的情况下，写入后续多组数据，以此来实现读出和写入的同时操作。从而省去重新输入串行码的时间，尤其在通道数越多的系统中，能够节省更多的系统响应时间。
附图说明
15.图1为本发明中一较佳实施例中多通道接收组件的示意图；
16.图2为带存储的串并转换器的工作原理框图。
具体实施方式
17.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
18.本实施例中公开了一种多通道接收组件具体实例，组件原理框图参阅图1，其中包含了四个接收通道和一个合成网络，其中四个通道完全相同。每个通道中均包括串并转换器101以及顺序相连的限幅器、低噪放、数控移相器202、数控衰减器201、补偿放大器。
19.射频信号输入到限幅器，限幅器对接收到的射频信号限幅放大，低噪放用于尽可能降低放大过程中带来的噪声，提升系统灵敏度，数控衰减器201和数控移相器202分别对接收到的信号进行幅度变换和相位变换，补偿放大器用于对信号进行放大，以补偿数控衰减器201和数控移相器202在链路中带来的插入损耗。串并转换器接收系统发来的串行数据
与控制信号，主要用于将系统发送来的串行控制码转换成并行码，发送给每个通道的数控衰减器201和数控移相器202。
20.这里数控衰减器201的位数为6位，需要6位并行衰减码，来实现0.5db-31.5db衰减范围，数控移相器202的位数为6位，需要6位并行移相码，来实现5.625
°‑
354.375
°
的移相范围。可以理解的是，这里器件组合可以根据组件具体的技术要求进行调整，可以不进行具体的限定。
21.具体地，其中移位寄存器用于将串行数据串行输出，或者根据控制信号中的写入锁存信号移位串行数据；写入开关用于切换串并转换器到写入状态；写入地址选择开关为一对多单刀开关，用于根据接收的地址码信号连通多组存储器中对应的存储位，以将移位寄存器中的数据写入到存储位中。读出地址选择开关为一对多单刀开关，用于根据接收的地址码信号连通多组存储器中对应的存储位；读出开关用于切换串并转换器到读出状态；输出并行驱动器用于根据控制信号中的读出锁存信号将存储位中的数据读出并输出。
22.图1中的通道一～通道四中的串并转换器的串行输出端口依次相连，其中通道一中的串并转换器接收的串行数据包含了四个通道所需的48位串行码，四个通道分别独立接收系统发送的控制信号。
23.具体地，控制信号包含了时钟信号、写入锁存信号、地址码信号、读出/写入切换信号和读出锁存信号。串并转换器的内部结构如图2所示，包括移位寄存器、写入开关、写入地址选择开关、读出开关、读出地址选择开关以及输出并行驱动器。
24.其中48位串行码包含了四通道接收组件每个通道所需的6位衰减码和6位移相码，用来控制数控衰减器201的衰减量以及数控移相器202的移相量。时钟信号是串行数据的时间基准信号，本实施例中定义为10mhz。写入锁存信号用于将移位寄存器中的数据锁定输出。地址码信号为多组存储器的寻址码，多组存储器中的每组存储位存储一组衰减码和移相码，并且每个存储位均对应有唯一的地址码。本实例中，多组存储器为8组存储器，则地址码信号为三位。读出/写入切换信号用来切换写入开关、读出开关的工作状态，读出锁存信号用于指示输出并行驱动器将对应存储位的数据输出。
25.在本实施例中，单个通道需接收的串行数据为12位，包含6位衰减码和6位移相码，存储位为8组，每组存储位可存储12个码字。相应的串行数据位数和每组存储位的位数可根据组件具体的技术要求进行调整，不做具体的限定。例如组件中包含其他的并行控制信号，如包含有6位数控延时器，那么串行数据就要增加到18位，每组存储位要能存储18位数据。下面结合本实施例对图2中串并转换器的工作原理进行具体阐述。
26.(1)初始化。系统发来的串行数据为(d1 d2
…
d48)，d48先进入，d1最后进。串行数据中包含了48位码字，也就是四个通道所需要的6位的衰减码和6位的移相码。通道一所需的数据位为(d1～d12)，通道二所需的数据位为(d13～d24)，通道三所需的数据位为(d25～d36)，通道二所需的数据位为(d37～d48)，数据位的定义可根据系统要求、版图布局以及数控衰减器201和数控移相器202的接口要求进行明确，这里不做具体的限定。
27.四个通道的串并转换器101的工作方式完全相同，对于通道一来说，12位串行数据(d1～d12)根据按照时钟信号周期，依次进入移位寄存器102，移位寄存器102也按照时钟信号周期，依次移位数据，再通过系统送来的写入锁存信号，将当前时刻寄存器中的数据转换成并行数据。
28.当组件开始工作时，串并转换器根据串并转换器接收的控制信号切换到写入状态或读出状态，具体地，写入开关103、读出开关107通过控制信号中的写入/读出切换信号控制通断，读出/写入信号为单比特信号，因此两个开关通断互锁，即两个开关同一时刻只能有一个开关处于导通状态，另一个开关则处于断开状态。
29.(2)更新多组存储器。当系统切换到写入状态时，写入锁存信号发送到移位寄存器，同时将读出/写入开关信号置于“写入”状态，此时读出开关107处于断开状态，写入开关103处于导通状态。
30.写入地址开关104为一对多单刀开关，本实施例中为一个单刀八掷开关，根据系统送来的地址码(a1 a2 a3)信号，与多组存储器105中相应的存储位连通。串行数据在移位寄存器102完成所有48位数据移位后，系统提供写入锁存信号指令，将移位寄存器102中的数据通过写入开关103和写入地址选择开关104写入多组存储器105中对应的存储位，预先保存起来。
31.如有类似多组数据，可连续完成上述“写入”过程，将数据存储在多组存储器对应的存储位中，只要变换地址码(a1 a2 a3)，重新上述操作进行更新即可，实施方式简洁高效。
32.(3)变换新状态输出。当组件需要改变幅度和相位状态时，串并转换器101需要切换到读出功能，此时，读出锁存信号发送到输出并行驱动器108，同时将读出/写入开关信号置于“读出”状态，此时读出开关107处于导通状态，写入开关103处于断开状态。
33.根据系统送来的地址码(a1 a2 a3)信号，多组存储器105中对应存储位中的数据通过读出地址选择开关106和读出开关107，发送给12位输出并行驱动器108，系统提供读出锁存信号指令，将输出并行驱动器108当前的数据进行锁定，并进行输出，其中包括了6位并行衰减码和6位并行移相码，分别发送给数控衰减器201和数控移相器202。
34.由于数据提前存储在了多组存储器105中，则当组件需要变换幅度和相位时，仅需要切换到读出状态，此时即可根据系统新提供的地址码从多组存储器105中读出数据发送到数控衰减器和数控移相器，不需要再次经过串行转换的过程就可以完成幅相变换，大大节省了串行转换的时间。
35.尤其是在多通道接收组件需要连续变换状态时，此时保持“读出”状态不变，根据每次系统更新发送的地址码信号，将相应地址位的控制码写入输出并行驱动器，按照上述步骤从多组存储器105中读出对应存储位的数据即可。数据读书速度快，变换时间极短，而且随系统控制，自由度很高。
36.(4)输出并行驱动。当串并转换器101正处于某个状态进行输出时，由于输出锁存信号已经对输出并行驱动器108当前的数据进行锁定，因此系统可以在不影响输出状态的条件下，对多组存储器105内的数据进行更新：将读出/写入开关信号切换到“写入”状态，重复上述写入步骤就可。此时，虽然地址码(a1 a2 a3)发生了变化，但由于读出开关107处于断开状态，也不会影响当前输出的6位并行衰减码和6位并行移相码。
37.虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
38.故以上仅为本技术的较佳实施例，并非用来限定本技术的实施范围；即凡依本技术的权利要求范围所做的各种等同变换，均为本技术权利要求的保护范围。