一种降低数字逻辑单元漏电功耗的方法及相关产品与流程

1.本技术涉及集成电路技术领域，特别是涉及一种降低数字逻辑单元漏电功耗的方法及相关产品。


背景技术：

2.soc(system on chip，系统级芯片)是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。soc具有高集成度以及高可靠性等优点，在移动设备中得到了广泛的应用。
3.应用于移动设备且采用电池供电的系统级芯片在大多数情况下处于待机状态，且系统级芯片在待机状态下的漏电功耗占据了待机功耗的绝大部分。现有的soc设计为了保证关键路径的时序，采用了较多的rvt单元，从而增高了soc数字逻辑单元的漏电功耗，减短了电池的使用寿命，同时导致soc在待机状态下的漏电功耗超出许多应用场景规定的标准值。
4.因此，如何降低数字逻辑单元的漏电功耗，是本领域技术人员急需解决的问题。


技术实现要素：

5.基于上述问题，本技术提供了一种降低数字逻辑单元漏电功耗的方法及相关产品，通过对数字逻辑单元进行漏电状态分析，并根据不同的分析结果给出不同的调整策略从而解决了数字逻辑单元漏电功耗高的问题，提高了移动设备电池的使用寿命。
6.第一方面，本技术实施例提供了一种降低数字逻辑单元漏电功耗的方法，包括：
7.获取数字逻辑单元的漏电流；
8.根据所述漏电流分析所述数字逻辑单元的漏电状态；
9.根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低。
10.可选的，所述获取数字逻辑单元的漏电流，包括：
11.对待机状态的所述数字逻辑单元进行电流检测；
12.获取待机状态的所述数字逻辑单元的漏电流。
13.可选的，所述根据所述漏电流分析所述数字逻辑单元的漏电状态，包括：
14.将所述漏电流转换成漏电电压；
15.获取电压控制信号；
16.利用数模转换器将所述电压控制信号转换成参考电压；
17.比较所述漏电电压和所述参考电压，得到所述数字逻辑单元的漏电状态；
18.当所述漏电电压＞所述参考电压时，所述数字逻辑单元为高漏电状态；
19.当所述漏电电压≤所述参考电压时，所述数字逻辑单元为低漏电状态。
20.可选的，所述根据所述漏电流分析所述数字逻辑单元的漏电状态，包括：
21.将所述漏电流转换成漏电电压；
22.利用模数转换器将所述漏电电压转换成漏电数字信号；
23.比较所述漏电数字信号与预设漏电流阈值，得到所述数字逻辑单元的漏电状态；
24.当所述漏电数字信号＞所述预设漏电流阈值时，所述数字逻辑单元为高漏电状态；
25.当所述漏电数字信号≤所述预设漏电流阈值时，所述数字逻辑单元为低漏电状态。
26.可选的，所述将所述漏电流转换成漏电电压之后，还包括：
27.利用放大器将所述漏电电压进行放大。
28.可选的，所述根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低，包括：
29.当所述数字逻辑单元中的nmos管和pmos管由标准cmos工艺制成且所述数字逻辑单元处于高漏电状态时，提高p端输出电压，实现所述数字逻辑单元漏电功耗的降低；
30.提高后的所述p端输出电压高于所述数字逻辑单元的电源电压。
31.可选的，所述根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低，包括：
32.当所述数字逻辑单元中的nmos管和pmos管由双阱工艺制成且所述数字逻辑单元处于高漏电状态时，提高p端输出电压，降低n端输出电压，实现所述数字逻辑单元漏电功耗的降低；
33.提高后的所述p端输出电压高于所述数字逻辑单元的电源电压；
34.降低后的所述n端输出电压低于0v。
35.第二方面，本技术实施例提供了一种降低数字逻辑单元漏电功耗的装置，包括：
36.获取模块，用于获取数字逻辑单元的漏电流；
37.分析模块，用于根据所述漏电流分析所述数字逻辑单元的漏电状态；
38.调整模块，用于根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低。
39.第三方面，本技术提供了一种降低数字逻辑单元漏电功耗的设备，包括：
40.存储器，用于存储计算机程序；
41.处理器，用于执行所述计算机程序时实现如上述任一项所述降低数字逻辑单元漏电功耗的方法的步骤。
42.第四方面，本技术提供了一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述降低数字逻辑单元漏电功耗的方法的步骤。
43.从以上技术方案可以看出，相较于现有技术，本技术具有以下优点：
44.综上所述，本技术首先获取数字逻辑单元的漏电流，然后根据漏电流分析数字逻辑单元的漏电状态，最后根据漏电状态调整数字逻辑单元中mos管的源极与衬底之间的电压，实现数字逻辑单元漏电功耗的降低。如此，通过对数字逻辑单元进行漏电状态分析，并根据不同的分析结果给出不同的调整策略从而实现降低数字逻辑单元的漏电功耗，提高了移动设备电池的使用寿命。
附图说明
45.图1为本技术实施例提供的一种降低数字逻辑单元漏电功耗的方法的流程图；
46.图2为本技术实施例提供的一种漏电流检测模块的结构示意图；
47.图3为本技术实施例提供的另一种漏电流检测模块的结构示意图；
48.图4为本技术提供的一种降低数字逻辑单元漏电功耗的装置的结构示意图。
具体实施方式
49.正如前文所述，现有soc数字逻辑单元的漏电功耗较高。具体来说，当前的soc设计为保证关键路径的时序，采用了较多的rvt单元，从而增高了soc数字逻辑单元的漏电功耗，减短了电池的使用寿命，同时导致soc在待机状态下的漏电功耗超出许多应用场景规定的标准值。
50.为解决上述问题，本发明提供了一种降低数字逻辑单元漏电功耗的方法，该方法包括：首先获取数字逻辑单元的漏电流，然后根据漏电流分析数字逻辑单元的漏电状态，最后根据漏电状态调整数字逻辑单元中mos(场效应)管的源极与衬底之间的电压，实现数字逻辑单元漏电功耗的降低。
51.如此，通过对数字逻辑单元进行漏电状态分析，并根据不同的分析结果给出不同的调整策略从而实现降低数字逻辑单元的漏电功耗，提高了移动设备电池的使用寿命。
52.需要说明的是本技术提供的一种降低数字逻辑单元漏电功耗的方法及相关产品，可用于集成电路技术领域。上述仅为示例，并不对本发明提供的一种降低数字逻辑单元漏电功耗的方法及相关产品的应用领域进行限定。
53.为了使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
54.图1为本技术实施例提供的一种降低数字逻辑单元漏电功耗的方法的流程图。结合图1所示，本技术实施例提供的一种降低数字逻辑单元漏电功耗的方法，可以包括：
55.s101：获取数字逻辑单元的漏电流。
56.在实际应用中，可以使用漏电检测模块、有限状态机以及稳压输出模块实现降低数字逻辑单元漏电功耗。为了对数字逻辑单元的漏电情况进行控制，首先需要了解数字逻辑单元当前的漏电流情况。因此本技术首先获取数字逻辑单元的漏电流，具体的可以通过漏电流检测模块作为获取模块获取数字逻辑单元的漏电流。
57.另外，由于获取数字逻辑单元的漏电流的方式不尽相同，因此本技术可以就可能的获取方式进行说明。
58.在一种情况下，针对如何获取数字逻辑单元的漏电流。相应的，s101：获取数字逻辑单元的漏电流，具体包括：
59.对待机状态的所述数字逻辑单元进行电流检测；
60.获取待机状态的所述数字逻辑单元的漏电流。
61.在实际应用中，对于应用于移动设备且采用电池供电的soc应用场景而言，soc在大多数情况下处于待机状态，且soc在待机状态下的漏电功耗占据了soc待机功耗的绝大部
分，也就是说soc在待机状态下的漏电功耗决定了电池的使用寿命。因此，本技术需要对待机状态下的数字逻辑单元进行电流检测，获取待机状态的数字逻辑单元的漏电流，从而进行漏电流分析。
62.s102：根据所述漏电流分析所述数字逻辑单元的漏电状态。
63.在实际应用中，获取待机状态的数字逻辑单元的漏电流之后需要对漏电流进行分析，确定当前数字逻辑单元是否处于漏电状态，需要注意的是数字逻辑单元的漏电状态是持续性的动作，一般分为两种，一种是数字逻辑单元当前的漏电量超过一定数值的高漏电状态，另一种是数字逻辑单元当前的漏电量未超过一定数值的低漏电状态。
64.另外，由于确定数字逻辑单元的漏电状态的方式不尽相同，因此本技术可以就可能的确定方式进行说明。
65.在一种情况下，针对如何确定数字逻辑单元的漏电状态。相应的，s102：根据所述漏电流分析所述数字逻辑单元的漏电状态，具体包括：
66.将所述漏电流转换成漏电电压；
67.获取电压控制信号；
68.利用数模转换器将所述电压控制信号转换成参考电压；
69.比较所述漏电电压和所述参考电压，得到所述数字逻辑单元的漏电状态；
70.当所述漏电电压＞所述参考电压时，所述数字逻辑单元为高漏电状态；
71.当所述漏电电压≤所述参考电压时，所述数字逻辑单元为低漏电状态。
72.在实际应用中，可以通过比较漏电电压和参考电压来判断数字逻辑单元的漏电状态。具体的，图2为本技术实施例提供的一种漏电流检测模块的结构示意图。如图2所示，漏电检测模块包括比较器、放大器、电阻以及数模转换器，漏电检测模块同样可以作为分析模块用于根据漏电流分析数字逻辑单元的漏电状态。具体的，漏电检测模块接收数字逻辑单元发送的漏电流之后，漏电流先流过电阻从而转换成漏电电压，然后经过放大器将漏电电压进行放大。具体的放大倍数可以进行调整，例如放大倍数可以在10倍至50倍之间进行调整。然后漏电检测模块中的数模转换器可以将有限状态机给出的n位电压控制信号转换为参考电压。最后在比较器中对参考电压以及漏电电压进行比较从而确定数字逻辑单元的漏电状态，并将漏电状态发送至有限状态机，使有限状态机判断后续要采取的措施。需要注意的是，当漏电电压＞参考电压时，确定数字逻辑单元为高漏电状态，此时有限状态机将采取降低数字逻辑单元漏电功耗的措施；当漏电电压≤参考电压时，确定数字逻辑单元为低漏电状态，此时有限状态机将继续保持现有动作。
73.另外，由于确定数字逻辑单元的漏电状态的方式不尽相同，因此本技术可以就另一种可能的确定方式进行说明。
74.在另一种情况下，针对如何确定数字逻辑单元的漏电状态。相应的，s102：根据所述漏电流分析所述数字逻辑单元的漏电状态，具体包括：
75.将所述漏电流转换成漏电电压；
76.利用模数转换器将所述漏电电压转换成漏电数字信号；
77.比较所述漏电数字信号与预设漏电流阈值，得到所述数字逻辑单元的漏电状态；
78.当所述漏电数字信号＞所述预设漏电流阈值时，所述数字逻辑单元为高漏电状态；
79.当所述漏电数字信号≤所述预设漏电流阈值时，所述数字逻辑单元为低漏电状态。
80.在实际应用中，可以通过比较漏电数字信号和预设漏电流阈值来判断数字逻辑单元的漏电状态。具体的，图3为本技术实施例提供的另一种漏电流检测模块的结构示意图。如图3所示，漏电检测模块作为分析模块用于根据漏电流分析数字逻辑单元的漏电状态，包括放大器、模数转换器以及电阻。具体的，漏电检测模块接收数字逻辑单元发送的漏电流之后，漏电流先流过电阻从而转换成漏电电压，然后经过放大器将漏电电压进行放大，并将放大后的漏电电流发送至模数转换器转换成漏电数字信号，最后通过嵌入式程序与预设漏电流阈值比较，得到数字逻辑单元的漏电状态，并将漏电状态发送至有限状态机，使有限状态机判断后续要采取的措施。需要注意的是，当漏电数字信号＞预设漏电流阈值时，数字逻辑单元为高漏电状态，，此时有限状态机将采取降低数字逻辑单元漏电功耗的措施；当漏电数字信号≤预设漏电流阈值时，数字逻辑单元为低漏电状态，此时有限状态机将继续保持现有动作。
81.另外，由于漏电流的大小对应的处理方式不尽相同，因此请可以就可能的处理方式进行说明。
82.在一种情况下，针对如何对漏电流转换成的漏电电压进行处理。相应的，所述将所述漏电流转换成漏电电压之后，还包括：
83.利用放大器将所述漏电电压进行放大。
84.在实际应用中，由于漏电流的大小具有不确定性，且漏电流往往不会很大，细微的漏电流波动很难进行区分。因此，本技术将漏电流转换成漏电电压，并通过放大器将漏电电压进行放大，从而将漏电流的细微波动进行放大，更准确的确定漏电状态。
85.s103：根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低。
86.在实际应用中，soc的漏电与标准单元的阈值电压v
th
紧密相关。一般情况下，在相同的工作环境下，具有相同功能的rvt单元的漏电大约是hvt单元的4～10倍。其中阈值电压v
th
可表示为：
[0087][0088]
其中，γ为体效应系数，其值在0.3至0.4之间，v
sb
是mos管的源极与衬底之间的电压。v
th0
为界面的电子浓度等于p型衬底的多子浓度时的栅压。φf＝(kt/q)ln(n
sub
/ni)，其中k是玻尔兹曼常数，q是单位电子电荷，n
sub
是衬底的掺杂浓度，ni是硅的本征载流子浓度。由此，我们可以通过调整v
sb
以达到提高v
th
的目的，以降低芯片在待机状态时的漏电功耗，即根据漏电状态调整数字逻辑单元中mos管的源极与衬底之间的电压，实现数字逻辑单元漏电功耗的降低。
[0089]
另外，由于数字逻辑单元中的nmos(n型金属氧化物半导体)管和pmos(p型金属氧化物半导体)管的制作工艺不同对应的调整策略也不尽相同。
[0090]
在一种情况下，针对标准cmos工艺制成nmos管和pmos管的调整策略。相应的，s103：根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低，具体包括：
[0091]
当所述数字逻辑单元中的nmos管和pmos管由标准cmos工艺制成且所述数字逻辑
单元处于高漏电状态时，提高p端输出电压，实现所述数字逻辑单元漏电功耗的降低；
[0092]
提高后的所述p端输出电压高于所述数字逻辑单元的电源电压。
[0093]
在实际应用中，数字逻辑单元主要由nmos管和pmos管构成。对于标准的cmos工艺而言，pmos管的bulk接nwell，nmos管的bulk接p衬底，即接地。其中nwell的电压可以单独控制，可以与电源电压不同，因此当数字逻辑单元中的nmos管和pmos管由标准cmos工艺制成且数字逻辑单元处于高漏电状态时，可以通过有限状态机向稳压输出模块发送控制信号，从而使稳压输出模块的p端输出电压vbp增大，提高pmos管的阈值电压v
th
，实现数字逻辑单元漏电功耗的降低。需要注意的是，此时vbp的电压要高于数字逻辑单元的电源电压。
[0094]
另外，由于数字逻辑单元中的nmos管和pmos管的制作工艺不同对应的调整策略也不尽相同。
[0095]
在一种情况下，针对由双阱工艺制成nmos管和pmos管的调整策略。相应的，s103：根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低，具体包括：
[0096]
当所述数字逻辑单元中的nmos管和pmos管由双阱工艺制成且所述数字逻辑单元处于高漏电状态时，提高p端输出电压，降低n端输出电压，实现所述数字逻辑单元漏电功耗的降低；
[0097]
提高后的所述p端输出电压高于所述数字逻辑单元的电源电压；
[0098]
降低后的所述n端输出电压低于0v。
[0099]
在实际应用中，对于双阱工艺而言，nmos管和pmos管的bulk端的电压均可以单独控制，均可与电源电压不同。因此当数字逻辑单元中的nmos管和pmos管由双阱工艺制成且数字逻辑单元处于高漏电状态时，可以通过有限状态机向稳压输出模块发送控制信号，从而使稳压输出模块的p端输出电压vbp增大，提高pmos管的阈值电压v
th
，同时使稳压输出模块的n端输出电压vbn减小，提高nmos管的阈值电压v
th
，实现数字逻辑单元漏电功耗的降低。需要注意的是，此时vbp的电压要高于数字逻辑单元的电源电压且vbn的值要低于0v。
[0100]
综上所述，本技术首先获取数字逻辑单元的漏电流，然后根据漏电流分析数字逻辑单元的漏电状态，最后根据漏电状态调整数字逻辑单元中mos管的源极与衬底之间的电压，实现数字逻辑单元漏电功耗的降低。如此，通过对数字逻辑单元进行漏电状态分析，并根据不同的分析结果给出不同的调整策略从而实现降低数字逻辑单元的漏电功耗，提高了移动设备电池的使用寿命。
[0101]
基于上述实施例提供的一种降低数字逻辑单元漏电功耗的方法，本技术还提供了一种降低数字逻辑单元漏电功耗的装置。下面分别结合实施例和附图，对该降低数字逻辑单元漏电功耗的装置进行描述。
[0102]
图4为本技术提供的一种降低数字逻辑单元漏电功耗的装置的结构示意图。结合图4所述，本技术实施例提供的降低数字逻辑单元漏电功耗的装置200，包括：
[0103]
获取模块201，用于获取数字逻辑单元的漏电流；
[0104]
分析模块202，用于根据所述漏电流分析所述数字逻辑单元的漏电状态；
[0105]
调整模块203，用于根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低。
[0106]
作为一种实施方式，针对如何获取数字逻辑单元的漏电流，上述获取模块201具体
用于：
[0107]
对待机状态的所述数字逻辑单元进行电流检测；
[0108]
获取待机状态的所述数字逻辑单元的漏电流。
[0109]
作为一种实施方式，针对如何根据所述漏电流分析所述数字逻辑单元的漏电状态，上述分析模块202具体用于：
[0110]
将所述漏电流转换成漏电电压；
[0111]
获取电压控制信号；
[0112]
利用数模转换器将所述电压控制信号转换成参考电压；
[0113]
比较所述漏电电压和所述参考电压，得到所述数字逻辑单元的漏电状态；
[0114]
当所述漏电电压＞所述参考电压时，所述数字逻辑单元为高漏电状态；
[0115]
当所述漏电电压≤所述参考电压时，所述数字逻辑单元为低漏电状态。
[0116]
作为另一种实施方式，针对如何根据所述漏电流分析所述数字逻辑单元的漏电状态，上述分析模块202具体用于：
[0117]
将所述漏电流转换成漏电电压；
[0118]
利用模数转换器将所述漏电电压转换成漏电数字信号；
[0119]
比较所述漏电数字信号与预设漏电流阈值，得到所述数字逻辑单元的漏电状态；
[0120]
当所述漏电数字信号＞所述预设漏电流阈值时，所述数字逻辑单元为高漏电状态；
[0121]
当所述漏电数字信号≤所述预设漏电流阈值时，所述数字逻辑单元为低漏电状态。
[0122]
作为一种实施方式，针对如何使漏电状态的判断更加准确，上述降低数字逻辑单元漏电功耗的装置200还包括：放大模块；
[0123]
所述放大模块，用于利用放大器将所述漏电电压进行放大。
[0124]
作为一种实施方式，针对如何根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低，上述调整模块203具体用于：
[0125]
当所述数字逻辑单元中的nmos管和pmos管由标准cmos工艺制成且所述数字逻辑单元处于高漏电状态时，提高p端输出电压，实现所述数字逻辑单元漏电功耗的降低；
[0126]
提高后的所述p端输出电压高于所述数字逻辑单元的电源电压。
[0127]
作为另一种实施方式，针对如何根据所述漏电状态调整所述数字逻辑单元中mos管的源极与衬底之间的电压，实现所述数字逻辑单元漏电功耗的降低，上述调整模块203具体用于：
[0128]
当所述数字逻辑单元中的nmos管和pmos管由双阱工艺制成且所述数字逻辑单元处于高漏电状态时，提高p端输出电压，降低n端输出电压，实现所述数字逻辑单元漏电功耗的降低；
[0129]
提高后的所述p端输出电压高于所述数字逻辑单元的电源电压；
[0130]
降低后的所述n端输出电压低于0v。
[0131]
综上所述，本技术首先获取数字逻辑单元的漏电流，然后根据漏电流分析数字逻辑单元的漏电状态，最后根据漏电状态调整数字逻辑单元中mos管的源极与衬底之间的电
压，实现数字逻辑单元漏电功耗的降低。如此，通过对数字逻辑单元进行漏电状态分析，并根据不同的分析结果给出不同的调整策略从而实现降低数字逻辑单元的漏电功耗，提高了移动设备电池的使用寿命。
[0132]
另外，本技术还提供了一种降低数字逻辑单元漏电功耗的设备，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如上述任一项所述降低数字逻辑单元漏电功耗的方法的步骤。
[0133]
另外，本技术还提供了一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述降低数字逻辑单元漏电功耗的方法的步骤。
[0134]
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。