一种模拟开关的制作方法

1.本实用新型涉及集成电路领域，特别涉及一种模拟开关。


背景技术：

2.模拟开关是一种能使模拟信号通过或阻断，主要用于模拟信号与数字控制的接口。随着近年来集成电路的发展，模拟开关的开关性能有了很大的提高，可以工作在非常低的工作电压，具有具有较低的导通电阻、很小的封装尺寸，被广泛用于测试设备、通讯产品、以及多媒体系统等。
3.目前传输门电路作为模拟开关，所述模拟开关包括并联连接的pmos 管和nmos管，由于pmos管的衬底和nmos管的衬底存在偏置效应(即体效应)，该偏置效应对pmos管的衬底和nmos管的阈值电压存在影响, 会使得导通电阻大幅增加，甚至不导通而无法传输，这样就无法将传输门电路视同为开关。
4.为了解决上述问题，采用如图1所示的模拟开关包括pmos管tp和 nmos管tn，所述pmos管的衬底与源极短接后连接第一端v1，所述第一端接收模拟信号，所述nmos管的衬底与源极短接后也连接所述第一端 v1，所述pmos管的漏极和所述nmos管的漏极均连接第二端v2，所述 pmos管的栅极接收第一控制信号c1，所述nmos管接收第二控制信号 c2。该模拟开关促使pmos管和nmos管都没有出现偏置效应，解决了因衬底偏置效应产生的问题。但是该模拟开关的第二端会串扰所述第一端，造成无法关断，引起漏电风险。


技术实现要素：

5.本实用新型的目的在于，提供一种模拟开关，可以解决模拟开关中 pmos管和nmos管的衬底偏置效应，以及避免了第二端会串扰第一端，引起漏电的风险。
6.为了解决上述问题，本实用新型提供一种模拟开关，包括第一pmos 管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos 管，所述模拟开关具有第一端和第二端，
7.所述第一pmos管的源极和衬底、所述第二pmos管的源极和衬底、所述第三pmos管的衬底、所述第四pmos管的衬底和所述第五pmos 管tp5的漏极均连接在第一节点处；所述第三pmos管的漏极和所述第四 pmos管的漏极连接，所述第五pmos管的源极和衬底连接电源；所述第一nmos管的源极和衬底、所述第二nmos管的源极和衬底、所述第三 nmos管衬底、所述第四nmos管衬底和所述第五nmos管的漏极均连接在第二节点处；所述第三nmos管的漏极和所述第四nmos管的漏极连接，所述第五nmos管的源极和衬底均接地；所述第三pmos管的栅极、所述第四pmos管的栅极和所述第五nmos管的栅极均连接第一控制信号，所述第三nmos管的栅极、所述第四nmos管的栅极和所述第五pmos 管的栅极均连接第二控制信号，所述第一pmos管的栅极连接第三控制信号，所述第二pmos管的栅极连接第四控制信号，所述第一nmos管的栅极连接第五控制信号，所述第二nmos管的栅极连接第六控制信号；所述第一pmos管的漏极、所述第三pmos管的源极、所述第一nmos管的漏极和所述第三nmos管的源
极均连接所述第一端；所述第二pmos管的漏极、所述第四pmos管的源极、所述第二nmos管的漏极和所述第四 nmos管的源极均连接所述第二端。
8.可选的，所述第一控制信号、所述第三控制信号和所述第四控制信号均为高电平，所述第二控制信号、所述第五控制信号和所述第六控制信号均为低电平时，所述模拟开关处于关闭状态。
9.进一步的，所述第一pmos管、第二pmos管、第三pmos管、第四 pmos管、所述第一nmos管、第二nmos管、第三nmos管和第四nmos 管均关闭，所述第五pmos管和第五nmos管均导通。
10.可选的，所述第一控制信号、所述第三控制信号和所述第六控制信号为低电平，所述第二控制信号、所述第四控制信号和所述第五控制信号为高电平时，所述模拟开关从所述第一端向所述第二端导通。
11.进一步的，所述第三pmos管的衬底和所述第四pmos管的衬底均连接在所述第一节点处，所述第一节点处的电压与所述第一端的输入电压相同，且所述第一节点处的导通电位透过所述第一pmos管来确定的；
12.所述第三nmos管的衬底和所述第四nmos管的衬底连接在所述第二节点处，所述第二节点处的电压与所述第一端的输入电压相同，所述第二节点处的导通电位透过所述第一nmos管来确定的。
13.可选的，所述第一控制信号、所述第四控制信号和所述第五控制信号为低电平时，所述第二控制信号、所述第三控制信号和所述第六控制信号为高电平，所述模拟开关从所述第二端向所述第一端导通。
14.进一步的，所述第三pmos管的衬底和所述第四pmos管的衬底均连接在所述第一节点处，所述第一节点处的电压与所述第二端的输入电压相同，且所述第一节点处的导通电位透过所述第二pmos管来确定的；
15.所述第三nmos管的衬底和所述第四nmos管的衬底连接在所述第二节点处，所述第二节点处的电压与所述第二端的输入电压相同，所述第二节点处的导通电位透过所述第二nmos管来确定的。
16.另一方面，本实用新型提供一种模拟开关，包括第一pmos管、第二 pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos 管、第七pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管和第七nmos管，所述模拟开关具有第一端和第二端，
17.所述第一pmos管的源极和衬底、所述第二pmos管的源极和衬底、所述第三pmos管的衬底、所述第四pmos管的衬底、所述第五nmos 管的漏极、所述第六nmos管的漏极和所述第七pmos管的漏极均连接在第一节点处；所述第三pmos管的漏极连接所述第四pmos管的漏极，所述第七pmos管的源极和衬底均连接电源；所述第一nmos管的源极和衬底、所述第二nmos管的源极和衬底、所述第三nmos管的衬底、所述第四nmos管的衬底、所述第五pmos管的漏极、所述第六pmos管的漏极和所述第七nmos管的漏极均连接在第二节点处；所述第三nmos 管的漏极连接所述第四nmos管的漏极，所述第七nmos管的源极和衬底均接地；所述第三pmos管的栅极、所述第四pmos管的栅极、所述第五pmos管的栅极、所述第六pmos管的栅极和所述第七nmos管的栅极均连接第一控制信号；所述第三nmos管的栅极、所述第四nmos管
的栅极、所述第五nmos管的栅极、所述第六nmos管的栅极和所述第七pmos管的栅极均连接第二控制信号，所述第一pmos管的栅极连接第三控制信号，所述第二pmos管的栅极连接第四控制信号，所述第一nmos 管的栅极连接第五控制信号，所述第二nmos管的栅极连接第六控制信号；所述第一pmos管的漏极、所述第三pmos管的源极、所述第五nmos 管的源极和衬底、所述第一nmos管的漏极、所述第三nmos管的源极以及所述第五pmos管的源极和衬底均连接所述第一端；所述第二pmos 管的漏极、所述第四pmos管的源极、所述第六nmos管的源极和衬底、所述第二nmos管的漏极、所述第四nmos管的源极和所述第六pmos 管的源极和衬底均连接所述第二端。
18.可选的，所述第一控制信号、所述第三控制信号和所述第四控制信号均为高电平，所述第二控制信号、所述第五控制信号和所述第六控制信号均为低电平时，所述模拟开关处于关闭状态。
19.进一步的，所述第一pmos管、第二pmos管、第三pmos管、第四 pmos管、第五pmos管、第六pmos管、所述第一nmos管、第二nmos 管、第三nmos管、第四nmos管、第五nmos管和第六nmos管均关闭，所述第七pmos管和第七nmos管均导通。
20.可选的，所述第一控制信号、所述第三控制信号和所述第六控制信号为低电平时，所述第二控制信号、所述第四控制信号和所述第五控制信号为高电平，所述模拟开关从所述第一端向所述第二端导通。
21.可选的，所述第一控制信号、所述第四控制信号和所述第五控制信号为低电平时，所述第二控制信号、所述第三控制信号和所述第六控制信号为高电平，所述模拟开关从所述第二端向所述第一端导通。
22.与现有技术相比，本实用新型具有以下有益效果：
23.本实用新型提供一种模拟开关，在每个节点处通过pmos管和nmos 管的搭配创建偏置电路，使得每个导通mos管均具有一个偏置电路，并通过这些偏置电路确保各导通mos管(即导通pmos管和导通nmos管) 能够完全关闭，从而解决了所述输出端串扰所述输入端造成的漏电风险。还通过偏置电路确定各节点处的电压，从而解决各导通mos管因衬底偏置效应产生的问题，还使得每个节点处的电压为全电压域，且模拟开关的反应速度加快。
附图说明
24.图1是一种模拟开关的电路图；
25.图2为本实用新型实施例一提供的一种模拟开关的电路图；
26.图3为本实用新型实施例二提供的一种模拟开关的电路图。
具体实施方式
27.以下将对本实用新型的一种模拟开关作进一步的详细描述。下面将参照附图对本实用新型进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
28.为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例
的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
29.为使本实用新型的目的、特征更明显易懂，下面结合附图对本实用新型的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
30.实施例一
31.图2为本实施例提供的一种模拟开关的电路图。如图2所示，本实施例提供一种模拟开关，包括第一pmos管tp1、第二pmos管tp2、第三 pmos管tp3、第四pmos管tp4、第五pmos管tp5、第一nmos管 tn1、第二nmos管tn2、第三nmos管tn3、第四nmos管tn4和第五nmos管tn5，所述模拟开关具有第一端v1和第二端v2。
32.所述第一pmos管tp1的源极和衬底、所述第二pmos管tp2的源极和衬底、所述第三pmos管tp3的衬底、所述第四pmos管tp4的衬底和所述第五pmos管tp5的漏极均连接在第一节点p处；所述第三pmos 管tp3的漏极和所述第四pmos管tp4的漏极连接，所述第五pmos管 tp5的源极和衬底连接电源，所述电源提供电压vcc；所述第一nmos管 tn1的源极和衬底、所述第二nmos管tn2的源极和衬底、所述第三nmos 管tn3衬底、所述第四nmos管tn4衬底和所述第五nmos管tn5的漏极均连接在第二节点n处；所述第三nmos管tn3的漏极和所述第四 nmos管tn4的漏极连接，所述第五nmos管tn5的源极和衬底均接地 gnd；所述第三pmos管tp3的栅极、所述第四pmos管tp4的栅极和所述第五nmos管tn5的栅极均连接第一控制信号c1，所述第三nmos 管tn3的栅极、所述第四nmos管tn4的栅极和所述第五pmos管tp5 的栅极均连接第二控制信号c2，所述第一pmos管tp1的栅极连接第三控制信号c3，所述第二pmos管tp2的栅极连接第四控制信号c4，所述第一nmos管tn1的栅极连接第五控制信号c5，所述第二nmos管tn2 的栅极连接第六控制信号c6；所述第一pmos管tp1的漏极、所述第三 pmos管tp3的源极、所述第一nmos管tn1的漏极和所述第三nmos 管tn3的源极均连接所述第一端v1；所述第二pmos管tp2的漏极、所述第四pmos管tp4的源极、所述第二nmos管tn2的漏极和所述第四 nmos管tn4的源极均连接所述第二端v2。
33.所述第一控制信号c1和所述第二控制信号c2为互补的电压控制信号，也就是说，当所述第一控制信号c1为高电平时，所述第二控制信号c2为低电平，反之，当所述第一控制信号c1为低电平时，所述第二控制信号c2为高电平。
34.详细的，当所述第一控制信号c1为高电平时，无论所述第一端v1的输入模拟信号如何变化，所述第三pmos管tp3和第四pmos管tp4均不导通，即关闭，所述第五nmos管tn5导通。同样的，当所述第二控制信号c2为低电平时，无论所述第一端v1的输入模拟信号如何变化，所述第三nmos管tn3和第四nmos管tn4均不导通，即关闭，所述第五 pmos管tp5导通。
35.当所述第一控制信号c1为低电平时，在所述第一端v1的输入模拟信号的变化范围内，所述第三pmos管tp3和第四pmos管tp4均导通，第五nmos管tn5关闭。同样的，当所述第二控制信号c2为高电平时，在所述第一端v1的输入模拟信号的变化范围内，所述第三nmos管tn3 和第四nmos管tn4导通，所述第五pmos管tp5不导通，即关闭。
36.所述模拟开关具有两种状态，分别为导通和关闭。
37.当所述第一控制信号c1、所述第三控制信号c3和所述第四控制信号 c4均为高电
平，所述第二控制信号c2、所述第五控制信号c5和所述第六控制信号c6均为低电平时，所述模拟开关关闭。此时，所述第一pmos 管tp1、第二pmos管tp2、第三pmos管tp3、第四pmos管tp4、所述第一nmos管tn1、第二nmos管tn2、第三nmos管tn3和第四 nmos管tn4均不导通，即关闭，所述第五pmos管tp5和第五nmos 管tn5均导通。
38.详细的，当所述第一控制信号c1、所述第三控制信号c3和所述第四控制信号c4均为高电平，所述第二控制信号c2、所述第五控制信号c5 和所述第六控制信号c6均为低电平时，所述第五pmos管tp5导通，所述第一pmos管tp1的衬底、所述第二pmos管tp2的衬底、所述第三 pmos管tp3的衬底和所述第四pmos管tp4的衬底均透过所述第五 pmos管tp5导通上拉至电压vcc(即将所述第一pmos管tp1、第二 pmos管tp2、第三pmos管tp3和第四pmos管tp4的衬底均设定为高电平)，使得所述第一pmos管tp1的衬底电压是所述第一pmos管tp1 的源极、漏极、栅极和衬底中电压最高的，所述第二pmos管tp2的衬底电压是所述第二pmos管tp2的源极、漏极、栅极和衬底中电压最高的，所述第三pmos管tp3的衬底电压是所述第三pmos管tp3的源极、漏极、栅极和衬底中电压最高的，所述第四pmos管tp4的衬底电压是所述第四pmos管tp4的源极、漏极、栅极和衬底中电压最高的，这样可以确保所述第一pmos管tp1、第二pmos管tp2、第三pmos管tp3和第四 pmos管tp4都能够完全关闭。
39.同样的，此时，所述第五nmos管tn5导通，所述第一nmos管tn1 的衬底、所述第二nmos管tn2的衬底、所述第三nmos管tn3的衬底和所述第四nmos管tn4的衬底均透过所述第五nmos管tn5下拉至地 gnd(即将所述第一nmos管tn1的衬底、所述第二nmos管tn2的衬底、所述第三nmos管tn3的衬底和所述第四nmos管tn4均设定为低电平)，使得所述第一nmos管tn1的衬底电压为第一nmos管tn1的源极、漏极、栅极和衬底中电压最低的，所述第二nmos管tn2的衬底电压为第二nmos管tn2的源极、漏极、栅极和衬底中电压最低的，所述第三nmos管tn3的衬底电压为所述第三nmos管tn3的源极、漏极、栅极和衬底中电压最低的，所述第四nmos管tn4的衬底电压为所述第四 nmos管tn4的源极、漏极、栅极和衬底中电压最低的，这样可以确保所述第一nmos管tn1、第二nmos管tn2、第三nmos管tn3和第四 nmos管tn4都能够完全关闭，从而解决了所述第二端串扰所述第一端造成的漏电风险。
40.当所述第一控制信号c1、所述第三控制信号c3和所述第六控制信号 c6为低电平时，所述第二控制信号c2、所述第四控制信号c4和所述第五控制信号c5为高电平，所述模拟开关从第一端v1向第二端v2导通。此时，所述第一pmos管tp1、所述第三pmos管tp3和第四pmos管pn4 导通，所述第二pmos管tp2关闭，所述第三pmos管tp3的衬底和所述第四pmos管pn4的衬底均连接在第一节点p处，所述第一节点p处的电压与所述第一端v1的输入电压相同，且所述第一节点p处的导通电位透过所述第一pmos管tp1来确定的，从而解决了第三pmos管tp3和所述第四nmos管tn4因衬底偏置效应产生的问题。所述第一nmos管tn1、第三nmos管tn3和第四nmos管tn4导通，所述第二nmos 管tn2关闭，所述第三nmos管tn3的衬底和所述第四nmos管tn4 的衬底连接在第二节点n处，所述第二节点n处的电压与所述第一端v1 的输入电压相同，第二节点n处的导通电位透过所述第一nmos管tn1 来确定的，从而解决了第三nmos管tn3和第四nmos管tn4因衬底偏置效应产生的问题。
41.当所述第一控制信号c1、所述第四控制信号c4和所述第五控制信号 c5为低电平时，所述第二控制信号c2、所述第三控制信号c3和所述第六控制信号c6为高电平，所述模拟开关从第二端v2向第一端v1导通。此时，所述第二pmos管tp2、所述第三pmos管tp3和第四
pmos管pn4 导通，所述第一pmos管tp1关闭，所述第三pmos管tp3的衬底和所述第四pmos管pn4的衬底均连接在第一节点p处，所述第一节点p处的电压与所述第二端v2的输入电压相同，且所述第一节点p处的导通电位透过所述第二pmos管tp2来确定的，从而解决了所述第三pmos管tp3 和所述第四nmos管tn4因衬底偏置效应产生的问题。所述第二nmos 管tn2、第三nmos管tn3和第四nmos管tn4导通，所述第一nmos 管tn1关闭，所述第三nmos管tn3的衬底和所述第四nmos管tn4 的衬底连接在第二节点n处，所述第二节点n处的电压与所述第二端v2 的输入电压相同，第二节点n处的导通电位透过所述第二nmos管tn2 来确定的，从而解决了所述第三nmos管tn3和第四nmos管tn4因衬底偏置效应产生的问题。
42.实施例二
43.图3为本实施例提供的一种模拟开关的电路图。如图3所示，本实施例提供一种模拟开关，包括第一pmos管tp1、第二pmos管tp2、第三 pmos管tp3、第四pmos管tp4、第五pmos管tp5、第六pmos管 tp6、第七pmos管tp7、第一nmos管tn1、第二nmos管tn2、第三nmos管tn3、第四nmos管tn4、第五nmos管tn5、第六nmos 管tn6和第七nmos管tn7，所述模拟开关具有第一端v1和第二端v2。
44.所述第一pmos管tp1的源极和衬底、所述第二pmos管tp2的源极和衬底、所述第三pmos管tp3的衬底、所述第四pmos管tp4的衬底、所述第五nmos管tn5的漏极、所述第六nmos管tn6的漏极和所述第七pmos管tp7的漏极均连接在第一节点p处；所述第三pmos管 tp3的漏极连接所述第四pmos管tp4的漏极，所述第七pmos管tp7 的源极和衬底均连接电源，所述电源提供电压vcc；所述第一nmos管 tn1的源极和衬底、所述第二nmos管tn2的源极和衬底、所述第三nmos 管tn3的衬底、所述第四nmos管tn4的衬底、所述第五pmos管tp5 的漏极、所述第六pmos管tp6的漏极和所述第七nmos管tn7的漏极均连接在第二节点n处；所述第三nmos管tn3的漏极连接所述第四 nmos管tn4的漏极，所述第七nmos管tn7的源极和衬底均接地gnd；所述第三pmos管tp3的栅极、所述第四pmos管tp4的栅极、所述第五pmos管tp5的栅极、所述第六pmos管tp6的栅极和所述第七nmos 管tn7的栅极均连接第一控制信号c1；所述第三nmos管tn3的栅极、所述第四nmos管tn4的栅极、所述第五nmos管tn5的栅极、所述第六nmos管tn6的栅极和所述第七pmos管tp7的栅极均连接第二控制信号c2，所述第一pmos管tp1的栅极连接第三控制信号c3，所述第二 pmos管tp2的栅极连接第四控制信号c4，所述第一nmos管tn1的栅极连接第五控制信号c5，所述第二nmos管tn2的栅极连接第六控制信号c6；所述第一pmos管tp1的漏极、所述第三pmos管tp3的源极、所述第五nmos管tn5的源极和衬底、所述第一nmos管tn1的漏极、所述第三nmos管tn3的源极以及所述第五pmos管tp5的源极和衬底均连接所述第一端v1；所述第二pmos管tp2的漏极、所述第四pmos 管tp4的源极、所述第六nmos管tn6的源极和衬底、所述第二nmos 管tn2的漏极、所述第四nmos管tn4的源极和所述第六pmos管tp6 的源极和衬底均连接所述第二端v2。
45.所述第一控制信号c1和所述第二控制信号c2为互补的电压控制信号，也就是说，当所述第一控制信号c1为高电平时，所述第二控制信号c2为低电平，反之，当所述第一控制信号c1为低电平时，所述第二控制信号c2为高电平。
46.详细的，当所述第一控制信号c1为高电平时，无论所述第一端v1的输入模拟信号如何变化，所述第三pmos管tp3、第四pmos管tp4、第五pmos管tp5和第六pmos管tp6均不导通，即关闭，所述第七nmos 管tn7导通。同样的，所述第二控制信号c2为低电平时，无论所述
第一端v1的输入模拟信号如何变化，所述第三nmos管tn3、第四nmos管 tn4、第五nmos管tn5和第六nmos管tn6均不导通，即关闭，所述第七pmos管tp7导通。
47.当所述第一控制信号c1为低电平时，在所述第一端v1的输入模拟信号的变化范围内，所述第三pmos管tp3、第四pmos管tp4、第五pmos 管tp5、第六pmos管tp6导通，所述第七nmos管tn7导通。同样的，所述第二控制信号c2为高电平，所述第三nmos管tn3、第四nmos管 tn4、第五nmos管tn5和第六nmos管tn6均导通，所述第七pmos 管tp7不导通，即关闭。
48.所述模拟开关具有两种状态，分别为导通和关闭。
49.当所述第一控制信号c1、所述第三控制信号c3和所述第四控制信号 c4均为高电平，所述第二控制信号c2、所述第五控制信号c5和所述第六控制信号c6均为低电平时，所述模拟开关关闭。此时，所述第一pmos 管tp1、第二pmos管tp2、第三pmos管tp3、第四pmos管tp4、第五pmos管tp5、第六pmos管tp6、所述第一nmos管tn1、第二nmos 管tn2、第三nmos管tn3、第四nmos管tn4、第五nmos管tn5 和第六nmos管tn6均不导通，即关闭，所述第七pmos管tp7和第七 nmos管tn7均导通。
50.详细的，当所述第一控制信号c1、所述第三控制信号c3和所述第四控制信号c4均为高电平，所述第二控制信号c2、所述第五控制信号c5 和所述第六控制信号c6均为低电平时，所述第七pmos管tp7导通，所述第一pmos管tp1的衬底、所述第二pmos管tp2的衬底、所述第三 pmos管tp3的衬底和所述第四pmos管tp4的衬底均透过所述第七 pmos管tp7上拉至电压vcc(即将第一pmos管tp1、第二pmos管tp2、第三pmos管tp3、第四pmos管tp4的衬底均设定为高电平)，使得所述第一pmos管tp1的衬底电压是所述第一pmos管tp1的源极、漏极、栅极和衬底中电压最高的，所述第二pmos管tp2的衬底电压是所述第二pmos管tp2的源极、漏极、栅极和衬底中电压最高的，所述第三 pmos管tp3的衬底电压是所述第三pmos管tp3的源极、漏极、栅极和衬底中电压最高的，所述第四pmos管tp4的衬底电压是所述第四pmos 管tp4的源极、漏极、栅极和衬底中电压最高的，这样可以确保所述第一 pmos管tp1、第二pmos管tp2、第三pmos管tp3和第四pmos管 tp4都能够完全关闭。
51.同样的，所述第七nmos管tn7导通，所述第一nmos管tn1的衬底、所述第二nmos管tn2的衬底、所述第三nmos管tn3的衬底和所述第四nmos管tn4的衬底均透过所述第七nmos管tn7下拉至地gnd (即将所述第一nmos管tn1的衬底、所述第二nmos管tn2的衬底、所述第三nmos管tn3的衬底和所述第四nmos管tn4的衬底均设定为低电平)，所述第一nmos管tn1的衬底电压为所述第一nmos管tn1 的源极、漏极、栅极和衬底中电压最低的，所述第二nmos管tn2的衬底电压为所述第二nmos管tn2的源极、漏极、栅极和衬底中电压最低的，所述第三nmos管tn3的衬底电压为所述第三nmos管tn3的源极、漏极、栅极和衬底中电压最低的，所述第四nmos管tn4的衬底电压为所述第四nmos管tn4的源极、漏极、栅极和衬底中电压最低的，这样可以确保所述第一nmos管tn1、第二nmos管tn2、第三nmos管tn3和第四nmos管tn4都能够完全关闭，从而解决了所述第二端串扰所述第一端造成的漏电风险。
52.由于模拟开关关闭时，所述第四pmos管tp4和第五pmos管tp5 均关闭，所述第四pmos管tp4的寄生pn二极管的p端和所述第五pmos 管tp5的寄生pn二极管的p端均连接在第二节点n处，第二节点n处的电压透过所述第七nmos管tn7下拉至地gnd，使得所述第四pmos管 tp4的寄生pn二极管和所述第五pmos管tp5的寄生pn二极管均不导通。同样的，所述第三nmos管tn3和第四nmos管tn4均关闭，所述第三nmos管tn3的寄生np二极管的n端和第四nmos
管tn4的寄生 np二极管的n端均连接在第一节点p处，所述第一节点p处的电压透过所述第七pmos管tp7上拉至电压vcc，使得所述第三nmos管tn3的寄生np二极管和所述第四nmos管tn4的寄生np二极管均不导通。
53.当所述第一控制信号c1、所述第三控制信号c3和所述第六控制信号 c6为低电平时，所述第二控制信号c2、所述第四控制信号c4和所述第五控制信号c5为高电平，所述模拟开关从第一端v1向第二端v2导通。此时，所述第一pmos管tp1、所述第三pmos管tp3、第四pmos管pn4 导通，所述第二pmos管tp2关闭，所述第三pmos管tp3的衬底和所述第四pmos管pn4的衬底均连接在所述第一节点p处，所述第一节点p 处的电压主要由所述第一端v1的输入电压来决定，且所述第一节点p处的导通电位透过所述第一pmos管tp1和所述第五nmos管tn5来确定的，从而解决了第三pmos管tp3和所述第四nmos管tn4因衬底偏置效应产生的问题。所述第一nmos管tn1、第三nmos管tn3和第四 nmos管tn4导通，所述第二nmos管tn2关闭，所述第三nmos管 tn3的衬底和所述第四nmos管tn4的衬底连接在第二节点n处，所述第二节点n处的电压与所述第一端v1的输入电压来决定，在所述第二节点n处的导通电位透过所述第一nmos管tn1和所述第五nmos管tn5 来确定的，从而解决了第三nmos管tn3和第四nmos管tn4因衬底偏置效应产生的问题。
54.由于所述模拟开关从第一端v1向第二端v2导通，当所述第一端v1 输入高电平时，第一节点p处的电压主要由所述第一端v1的输入电压来决定，例如第一节点p处的电压也为高电平，所述第一nmos管tn1左侧的寄生pn二极管的p端和所述第二nmos管tn2左侧的寄生pn二极管的p端电压均为高电平，二者的n端电压均与所述第二端v2的电压相同；若所述第二端v2为低电平，则所述第一nmos管tn1的寄生pn二极管和二nmos管tn2的寄生pn二极管导通，并使得模拟开关加速导通。同样的，所述第六pmos管tp6的寄生np二极管的n端电压为低电平， p端电压为所述第二端v2的电压，若所述第二端v2为高电平，则所述第六pmos管tp6的寄生np二极管导通，使得模拟开关加速导通。
55.当所述第一控制信号c1、所述第四控制信号c4和所述第五控制信号 c5为低电平时，所述第二控制信号c2、所述第三控制信号c3和所述第六控制信号c6为高电平，所述模拟开关从第二端v2向第一端v1导通。此时，所述第二pmos管tp2、所述第三pmos管tp3和第四pmos管pn4 导通，所述第一pmos管tp1关闭，所述第三pmos管tp3的衬底和所述第四pmos管pn4的衬底均连接在第一节点p处，所述第一节点p处的电压主要由所述第二端v2的输入电压来决定，且所述第一节点p处的导通电位透过所述第二pmos管tp2和所述第六nmos管tn6来确定的，从而解决了所述第三pmos管tp3和所述第四nmos管tn4因衬底偏置效应产生的问题。所述第二nmos管tn2、第三nmos管tn3和第四 nmos管tn4导通，所述第一nmos管tn1关闭，所述第三nmos管 tn3的衬底和所述第四nmos管tn4的衬底连接在第二节点n处，所述第二节点n处的电压主要由所述第二端v2的输入电压来决定，在所述第二节点n处的导通电位透过所述第二nmos管tn2和所述第六pmos管 tp6来确定的，从而解决了所述第三nmos管tn3和第四nmos管tn4 因衬底偏置效应产生的问题。
56.综上所述，本实用新型提供的一种模拟开关，在每个节点处通过pmos 管和nmos管的搭配创建偏置电路，使得每个导通mos管均具有一个偏置电路，并通过这些偏置电路确保各导通mos管(即导通pmos管和导通nmos管)能够完全关闭，从而解决了所述输出端串扰所述输入端造成的漏电风险。还通过偏置电路确定各节点处的电压，从而解决各导通mos 管
因衬底偏置效应产生的问题，还使得每个节点处的电压为全电压域，且模拟开关的反应速度加快。
57.此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
58.可以理解的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。