使用堆叠式Si/SiGe的三维动态随机存取存储器(3DDRAM)全环绕式栅极(GAA)设计的制作方法

本原理的实施方式大体涉及半导体制造。

背景技术：

1、数据的储存和取得已经成为计算行业的许多方面的限制因素。存储器设备可容易地压制现代计算设备的整体性能。为了使存储器更快，存储器结构已经按比例缩小到极小的大小，从而显著增加了存储器结构的密度。二维存储器结构开始达到关于存储器结构密度的理论极限。发明人已经观察到三维存储器结构可用于进一步增加存储器密度。然而，与二维存储器设备相比，三维存储器设备需要在结构和处理上进行重大改变。

2、因此，发明人提供了允许存储器密度超出当前技术的能力的用于具有可扩展尺寸的三维存储器的方法及结构。

技术实现思路

1、本文提供了形成三维动态随机存取存储器(three-dimensional dynamicrandom-access memory,3d dram)结构的方法。在一些实施方式中，一种形成三维动态随机存取存储器3d dram的方法包括：在第一堆叠中形成至少一个字线特征，该第一堆叠包括与多个晶体硅锗(crystalline silicon germanium,c-sige)层交替的多个晶体硅(crystalline silicon,c-si)层，其中该字线特征包括：穿过该第一堆叠竖直蚀刻第一孔图案；用锗浓度类似于该多个c-sige层中的锗浓度的硅锗填料填充该第一孔图案；穿过该第一堆叠竖直蚀刻多个隔离狭槽，该竖直蚀刻多个隔离狭槽分割在该第一孔图案中的每个孔中的该硅锗填料；用介电材料填充该多个隔离狭槽，以在该硅锗填料之间形成隔离层；蚀刻该硅锗填料和该多个c-sige层以形成包括该多个c-si层的部分的多个栅极硅沟道；以及沉积围绕在该多个栅极硅沟道周围的导电材料层。

2、在一些实施方式中，一种形成三维动态随机存取存储器(3d dram)结构的方法包括：在第一堆叠中形成字线特征，该第一堆叠包括与多个晶体硅锗(c-sige)层交替的多个晶体硅(c-si)层，其中该字线特征包括：穿过该第一堆叠竖直蚀刻第一孔图案；用锗浓度类似于该多个c-sige层中的锗浓度的硅锗填料填充该第一孔图案；穿过该第一堆叠竖直蚀刻多个隔离狭槽，该竖直蚀刻多个隔离狭槽分割在该第一孔图案中的每个孔中的该硅锗填料；用介电材料填充该多个隔离狭槽，以在该硅锗填料之间形成隔离层；蚀刻该硅锗填料和该多个c-sige层以形成包括该多个c-si层的部分的多个栅极硅沟道；以及沉积围绕在该多个栅极硅沟道周围的导电材料层；穿过在该第一孔图案的各行之间延伸的该第一堆叠形成位线特征；以及在该第一堆叠中形成多个电容器特征。

3、在一些实施方式中，一种三维动态随机存取存储器(3d dram)结构包括：该3ddram结构的至少一个竖直字线特征，该至少一个竖直字线特征在交替的晶体硅(c-si)层和氮化物层的第一堆叠中形成，其中该至少一个竖直字线特征包括：包括这些交替c-si层中的多个c-si层的多个栅极硅沟道、围绕在该多个栅极硅沟道中的每个栅极硅沟道周围的氧化物层、以及围绕在该氧化物层周围的金属层，以形成全环绕式栅极(gate-all-around；gaa)结构；至少一个水平位线特征，该至少一个水平位线特征垂直于该至少一个竖直字线特征设置；以及多个电容器特征，该多个电容器特征从这些氮化物层之间的至少一个竖直字线水平地延伸。

4、下面描述本公开内容的其他及进一步的实施方式。

技术特征：

1.一种形成三维动态随机存取存储器(3d dram)结构的方法，包括：

2.如权利要求1所述的方法，进一步包括：穿过在所述第一孔图案的各行之间延伸的所述第一堆叠形成位线特征。

3.如权利要求2所述的方法，其中形成所述位线特征包括：

4.如权利要求3所述的方法，其中形成所述位线特征进一步包括：

5.如权利要求1所述的方法，进一步包括：在所述第一堆叠中形成多个电容器特征。

6.如权利要求5所述的方法，其中形成所述多个电容器特征包括：

7.如权利要求6所述的方法，其中形成所述多个电容器特征进一步包括：

8.如权利要求1所述的方法，进一步包括：

9.如权利要求1至8中任一项所述的方法，进一步包括：使用异质外延工艺将所述第一堆叠沉积到基板上。

10.如权利要求1至8中任一项所述的方法，进一步包括：在沉积所述导电材料层之前，在所述多个栅极硅沟道周围沉积栅极介电层。

11.如权利要求10所述的方法，进一步包括：在沉积所述导电材料层之前，在所述栅极介电层上沉积衬垫层。

12.如权利要求1至8中任一项所述的方法，其中所述硅锗填料包含经由化学气相沉积(cvd)工艺沉积的非晶硅锗。

13.如权利要求1至8中任一项所述的方法，进一步包括：蚀刻所述多个c-si层以加宽所述多个c-si层之间的间隙。

14.如权利要求1至8中任一项所述的方法，其中所述c-sige层中的锗浓度可在约10原子百分比与约35原子百分比之间。

15.一种三维动态随机存取存储器(3d dram)结构，包括：

16.如权利要求15所述的3d dram结构，进一步包括衬垫，所述衬垫设置在所述氧化物层与所述金属层之间，其中所述衬垫由氮化物层制成。

17.如权利要求15所述的3d dram结构，进一步包括源极及漏极，所述源极设置在所述至少一个竖直字线与所述至少一个水平位线之间，且所述漏极设置在所述至少一个竖直字线与所述多个电容器特征之间。

18.如权利要求17所述的3d dram结构，其中所述至少一个水平位线包括位线金属层和氮化物层的多个交替层，其中所述多个位线金属层与所述源极竖直对准。

19.如权利要求15至18中任一项所述的3d dram结构，其中所述金属层主要包含钨。

20.如权利要求15至18中任一项所述的3d dram结构，进一步包含牺牲填料，所述牺牲填料设置在所述多个栅极硅沟道之间。

技术总结
本文提供了形成三维动态随机存取存储器(3D DRAM)结构的方法。在一些实施方式中，一种形成3D DRAM结构的方法包括：在包括与多个晶体硅锗(c‑SiGe)层交替的多个晶体硅(c‑Si)层的第一堆叠中形成至少一个字线特征，其中该字线特征包括：竖直蚀刻第一孔图案；用硅锗填料填充该第一孔图案；穿过该第一堆叠竖直蚀刻多个隔离狭槽；用介电材料填充该多个隔离狭槽，以在该硅锗填料之间形成隔离层；蚀刻该硅锗填料和该多个c‑SiGe层以形成包括该多个c‑Si层的部分的多个栅极硅沟道；以及沉积围绕在该多个栅极硅沟道周围的导电材料层。

技术研发人员：索尼·瓦吉斯,弗雷德里克·大卫·费什伯恩
受保护的技术使用者：应用材料公司
技术研发日：
技术公布日：2024/1/15