一种带自校准结构的可调方波延时电路

本发明属于集成电路，具体涉及一种带自校准结构的可调方波延时电路。

背景技术：

1、稳定可调的方波延时电路在信号处理、数据采集、时间数字转换器等电路中起着重要的作用。目前的方波延时电路，如cn207166471u公开的一种用于可控硅延时触发的方波延时电路，存在着方波上升沿延时和下降沿延时难以严格保持一致以及延时受工艺偏差等非理想因素影响大的缺点。

技术实现思路

1、针对上述背景技术中存在的问题，本发明提出一种带自校准结构的可调方波延时电路，在电路中增加一种自校准结构减小工艺偏差等非理想因素对电路延时的影响，从电路结构上保证方波的上升沿延时等于下降沿延时，避免延时电路影响方波的占空比，利用dac控制延时时间，可以实现高分辨率延时调节，最终实现一种稳定可调的方波延时电路。

2、一种带自校准结构的可调方波延时电路，包括可调上升沿延时单元、延时校准计数器以及上升沿延时复用单元，其中上升沿延时复用单元包括数据选择器和窄脉冲采样输出单元；可调上升沿延时单元与数据选择器连接，数据选择器作为电路整体的输入端；可调上升沿延时单元、延时校准计数器和窄脉冲采样输出单元之间互相连接，窄脉冲采样输出单元作为电路整体的输出端；

3、方波信号从数据选择器的in端输入，方波信号的反相信号从数据选择器的inb端输入，延时后的方波信号从窄脉冲采样输出单元的out端输出。

4、本发明达到的有益效果为：

5、(1)利用上升沿延时复用的方式实现对方波双边(上升沿和下降沿)等时长的延时，保证了输入输出方波的占空比一致，并且该方法能够屏蔽pvt变化带来的影响。

6、(2)利用自校准结构减小工艺偏差等非理想因素产生的延时误差。

7、(3)利用dac控制延时时间，可以实现高分辨率延时调节，实现一种稳定可调的方波延时电路。

技术特征：

1.一种带自校准结构的可调方波延时电路，其特征在于：

2.根据权利要求1所述的一种带自校准结构的可调方波延时电路，其特征在于：可调上升沿延时单元中，脉冲从cin端输入，i0为外部下拉偏置电流，pmos管pm0和pm1组成的电流镜复制电流i0；当cin为高时，pm2打开，nmos管nm0关闭，此时电流i0对电容阵列充电，电容电压线性上升，当电容电压达到输出级比较器的翻转电压vref时cout端输出为高，实现对上升沿的延时；其中vref电压由外部的8位dac产生，dac输入信号为bit_0<7:0>，通过调整bit_0<7:0>实现对总延时的设定；当cin为低时，pm2关闭，nm0打开，电容迅速放电，cout输出为低，对下降沿无延时。

3.根据权利要求2所述的一种带自校准结构的可调方波延时电路，其特征在于：电容阵列由电容c<n:0>和电容选择开关管m<n:0>组成，其中c<1>＝2c<0>，c<2>＝2c<1>，c<3>＝2c<2>，......，c<n>＝2c<n-1>；电容选择开关管m<n:0>对应的控制信号为bit_1<n:0>，实现对总接入的电容大小进行配置；电容阵列的功能是为了配合延时校准计数器产生不同的延时步进值。

4.根据权利要求3所述的一种带自校准结构的可调方波延时电路，其特征在于：电容阵列的延时具体计算过程如下：

5.根据权利要求1所述的一种带自校准结构的可调方波延时电路，其特征在于：延时校准计数器中，触发器dff<n:0>组成一个n位二进制计数器，其中dff_4和dff_5组成一个2位移位寄存器，其输出接同或门xnor_0，功能是检测是否校准完成，校准完成ok为1，反之为0。

6.根据权利要求5所述的一种带自校准结构的可调方波延时电路，其特征在于：延时校准计数器中，clk_ref信号经过上升沿延时单元后输出为cali_pulse信号，校准未完成时该信号的上升沿会触发n位二进制计数器进行计数，计数器输出信号为bit_1<n:0>，该信号控制上升沿延时单元内部电容阵列的通断，随着计数的增加，电容阵列的总电容随之增加，延时步进值也相应增加，对应最大延时增加，而v-cap电压上升的斜率随着总接入电容的增大而减小，充到vref的时间也线性增加；当总延时增加到clk_ref信号的半个周期时，电容阵列的充放电时刻重合，cali_pulse脉冲消失，计数器停止计数，此时计数器的输出停止变化，dff_4和dff_5组成的移位寄存器的q端在两个clk_ref上升沿后数据一致，同或门xnor_0的输出ok输出为1，实现对校准完成的判断。

7.根据权利要求1所述的一种带自校准结构的可调方波延时电路，其特征在于：上升沿延时复用单元用于使方波的上升和下降沿延时保持一致，其中输入方波信号in和输入方波的反相信号inb输入到输入数据选择器上，数据选择器的控制信号为outb，即窄脉冲采样输出单元最终输出波形out的反相信号。

8.根据权利要求7所述的一种带自校准结构的可调方波延时电路，其特征在于：上升沿延时复用单元中，初始out为0，则outb为1，选通in信号，当校准完成后传输门tg0、tg1打开，tg2、tg3关闭；输入方波信号in经通过数据选择器和tg0后得到net1信号送到上升沿延时复用单元，输出经过传输门tg1得到net2信号送到触发器dff_0的时钟输入端，该触发器的数据输入端d接vdd，当net2信号出现上升沿时，触发器dff_0的q端输出net3信号为高，qb端经过反相器链后产生一段延时之后复位dff_0，net3信号被拉低，最终产生一段窄脉冲，该窄脉冲信号接到dff_1的时钟输入端，dff_1的数据输入端d接输入方波信号in；dff_1触发器在窄脉冲的上升沿对输入方波in进行采样，输出为out，当out为1，outb＝0时，完成对输入方波上升沿的延时，此时outb控制输入数据选择器切换inb为输入，经过同样的步骤实现对输入方波in下降沿的延时。

技术总结
一种带自校准结构的可调方波延时电路，利用上升沿延时复用的方式实现对方波双边即上升沿和下降沿的等时长的延时，保证了输入输出方波的占空比一致，并且能够屏蔽PVT变化带来的影响；利用自校准结构减小工艺偏差等非理想因素产生的延时误差；利用DAC控制延时时间，可以实现高分辨率延时调节，实现一种稳定可调的方波延时电路。

技术研发人员：王天凯,张瑛,张军辉
受保护的技术使用者：南京邮电大学
技术研发日：
技术公布日：2024/1/13