包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法与流程

本文中所公开的实施例涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。

背景技术：

1、存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个体存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线和存取线的组合唯一地寻址。

2、存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个体存储器单元可被配置成存储两个以上电平或状态的信息。

3、场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区之间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，很大程度上防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。

4、快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使bios存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。

5、存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一个中所示出和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含限定个别字线的接触区的个别“台阶”(替代地被称为“梯级”或“阶梯”)，竖向延伸的导电通孔接触所述接触区以提供对字线的电接入。

技术实现思路

1、本公开的一方面提供一种用于形成包括存储器单元串的存储器阵列的方法，其中所述方法包括：形成包括竖直交替的第一层面和第二层面的堆叠的下部部分，所述第一层面与第二层面包括相对于彼此不同的组成，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括：最下部第一层面，其包括牺牲性第一材料；处于所述最下部第一层面中的水平伸长线，所述水平伸长线个别地横向处于所述横向间隔开的存储器块区中的横向紧邻的横向间隔开的存储器块区之间并且沿着所述横向紧邻的横向间隔开的存储器块区，所述水平伸长线包括与所述牺牲性第一材料具有不同组成的绝缘性第二材料；所述第二层面中的紧靠在所述最下部第一层面正上方并且包括所述绝缘性第二材料的一个第二层面，所述绝缘性第二材料直接抵靠所述最下部第一层面并处于所述水平伸长线正上方；和处于所述绝缘性第二材料正上方并且直接抵靠所述绝缘性第二材料的第三材料，所述绝缘性第二材料直接抵靠所述最下部第一层面并且处于所述水平伸长线正上方，所述第三材料与所述第一和第二材料具有不同组成；在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层面和第二层面；将水平伸长的沟槽形成到所述堆叠中，所述水平伸长的沟槽个别地处于所述横向紧邻的存储器块区之间并延伸到紧靠在其正下方的所述水平伸长线；穿过所述水平伸长的沟槽，蚀刻所述水平伸长线的所述绝缘性第二材料和处于所述最下部第一层面正上方并且直接抵靠所述最下部第一层面的所述绝缘性第二材料中的一些以暴露所述牺牲性第一材料和所述第三材料；和穿过所述水平伸长的沟槽，相对于所述第三材料选择性地蚀刻所述牺牲性第一材料。

2、本公开的另一方面提供一种包括存储器单元串的存储器阵列，其中所述存储器阵列包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括处于导体层面正上方的交替的绝缘层面和导电层面，存储器单元串包括延伸穿过所述绝缘层面和所述导电层面的沟道材料串，所述沟道材料串通过所述导电层面的最下部的导电材料与所述导体层面的导体材料直接电耦合；和紧靠在所述最下部导电层面正上方的所述绝缘层面的绝缘材料，所述绝缘材料直接抵靠所述最下部导电层面的所述导电材料的顶部；所述绝缘材料包括氧化铝、氧化铪、氧化锆和经碳掺杂的绝缘材料中的至少一者。

3、本公开的另一方面提供一种包括存储器单元串的存储器阵列，其中所述存储器阵列包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括处于导体层面正上方的交替的绝缘层面和导电层面，存储器单元串包括延伸穿过所述绝缘层面和所述导电层面的沟道材料串，所述沟道材料串通过所述导电层面的最下部的导电材料与所述导体层面的导体材料直接电耦合；和经碳掺杂的多晶硅，其处于所述最下部导电层面的所述导电材料的顶部并且直接抵靠所述最下部导电层面的所述导电材料的顶部。

技术特征：

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：

2.根据权利要求1所述的方法，其中所述水平伸长线的所述绝缘性第二材料从所述水平伸长线的芯材料的相对侧横向向外，所述芯材料与所述第一、第二和第三材料具有不同组成。

3.根据权利要求2所述的方法，其包括在所述蚀刻所述水平伸长线的所述绝缘性第二材料和处于所述最下部第一层面正上方并且直接抵靠所述最下部第一层面的所述绝缘性第二材料中的一些以暴露所述牺牲性第一材料和所述第三材料之前，穿过所述水平伸长的沟槽蚀刻掉所述芯材料。

4.根据权利要求1所述的方法，其中所述牺牲性第一材料包括多晶硅。

5.根据权利要求1所述的方法，其中所述绝缘性第二材料包括二氧化硅。

6.根据权利要求1所述的方法，其中所述第三材料包括氧化铝、氧化铪、氧化锆、经碳掺杂的绝缘材料和经碳掺杂的多晶硅中的至少一者。

7.根据权利要求1所述的方法，其中，

8.根据权利要求1所述的方法，其中所述第三材料包括经碳掺杂的氮化硅。

9.根据权利要求8所述的方法，其中所述经碳掺杂的氮化硅在其中具有0.5到50.0原子百分比的碳。

10.根据权利要求9所述的方法，其中所述经碳掺杂的氮化硅在其中具有1.0到10原子百分比的碳。

11.一种包括存储器单元串的存储器阵列，其包括：

12.根据权利要求11所述的存储器阵列，其中所述绝缘材料包括氧化铝。

13.根据权利要求11所述的存储器阵列，其中所述绝缘材料包括氧化铪。

14.根据权利要求11所述的存储器阵列，其中所述绝缘材料包括氧化锆。

15.根据权利要求11所述的存储器阵列，其中所述绝缘材料包括经碳掺杂的绝缘材料。

16.根据权利要求15所述的存储器阵列，其中所述经碳掺杂的绝缘材料在其中具有不低于0.5原子百分比的碳。

17.根据权利要求15所述的存储器阵列，其中所述经碳掺杂的绝缘材料在其中具有0.5到50.0原子百分比的碳。

18.根据权利要求15所述的存储器阵列，其中所述经碳掺杂的绝缘材料在其中具有不大于10原子百分比的碳。

19.根据权利要求18所述的存储器阵列，其中所述经碳掺杂的绝缘材料在其中具有不低于0.5原子百分比的碳。

20.根据权利要求19所述的存储器阵列，其中所述经碳掺杂的绝缘材料在其中具有不低于1.0原子百分比的碳。

21.根据权利要求15所述的存储器阵列，其中所述经碳掺杂的绝缘材料包括氮化硅。

22.根据权利要求15所述的存储器阵列，其中所述经碳掺杂的绝缘材料包括二氧化硅。

23.根据权利要求11所述的存储器阵列，其中所述绝缘材料包括所述氧化铝、氧化铪、氧化锆和经碳掺杂的绝缘材料中的多于一者。

24.根据权利要求11所述的存储器阵列，其中所述导电材料包括导电掺杂的多晶硅。

25.一种包括存储器单元串的存储器阵列，其包括：

26.根据权利要求25所述的存储器阵列，其中所述经碳掺杂的多晶硅是半导电的。

27.根据权利要求25所述的存储器阵列，其中所述经碳掺杂的多晶硅是导电的。

28.根据权利要求25所述的存储器阵列，其中所述导电材料包括导电掺杂的多晶硅。

技术总结
本申请涉及包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括处于导体层面正上方的交替的绝缘层面和导电层面。存储器单元串包括延伸穿过所述绝缘层面和所述导电层面的沟道材料串。所述沟道材料串通过所述导电层面的最下部的导电材料与所述导体层面的导体材料直接电耦合。紧靠在所述最下部导电层面正上方的所述绝缘层面的绝缘材料直接抵靠所述最下部导电层面的所述导电材料的顶部。所述绝缘材料包括氧化铝、氧化铪、氧化锆和经碳掺杂的绝缘材料中的至少一者。公开了其它实施例，包含方法。

技术研发人员：王宜平,A·W·扎克斯勒,N·比利克
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/1/15