半导体存储器器件和制造半导体存储器器件的方法与流程

实施例涉及半导体存储器器件。

背景技术：

1、半导体器件已经被高度集成，以提供优异的性能和低制造成本。半导体器件的集成密度可直接影响半导体器件的成本，从而导致对高度集成的半导体器件的需求。二维(2d)或平面半导体器件的集成密度可主要由单位存储器单元占据的面积确定，因此2d或平面半导体器件的集成密度可受到形成精细图案的技术的极大影响。可使用价格极高的设备来形成精细图案，2d半导体器件的集成密度继续增大但仍然有限。因此，已经开发了半导体存储器器件以提高半导体存储器器件的集成密度、电阻和电流驱动能力。

技术实现思路

1、实施例可通过提供一种半导体存储器器件来实现，所述半导体存储器器件包括：半导体基底；器件隔离层，在半导体基底中限定有源部分；位线结构，在半导体基底上与有源部分相交；第一导电垫，在位线结构与有源部分之间；位线接触图案，在第一导电垫与位线结构之间；第一位线接触间隔件，覆盖第一导电垫的第一侧壁；以及第二位线接触间隔件，覆盖第一导电垫的第二侧壁，其中，第一导电垫具有与有源部分的顶表面接触的平坦的底表面，并且第一位线接触间隔件的宽度不同于第二位线接触间隔件的宽度。

2、实施例可通过提供一种半导体存储器器件来实现，所述半导体存储器器件包括：半导体基底；器件隔离层，在半导体基底中限定有源部分；在平面图中，第一垫绝缘图案，在半导体基底上并且在有源部分之间；第一导电垫，在半导体基底上并且在第一方向上彼此邻近的第一垫绝缘图案之间；第二导电垫，在半导体基底上并且在第一导电垫与第一垫绝缘图案之间；位线结构，在第一导电垫上，在第二方向上延伸，并且与有源部分相交；位线接触图案，在位线结构与第一导电垫之间；以及掩埋接触图案，第二导电垫上，其中，第一导电垫和第二导电垫各自具有在基本上相同水平处的平坦的底表面，并且第一导电垫具有与位线接触图案的侧壁对齐的侧壁。

3、实施例可通过提供一种半导体存储器器件来实现，所述半导体存储器器件包括：半导体基底；器件隔离层，在半导体基底中限定有源部分；字线结构，掩埋在半导体基底中，在第一方向上延伸，并且与有源部分相交，每个字线结构包括字线、字线上的栅极覆盖图案、以及在半导体基底与字线之间的栅极绝缘图案；第一垫绝缘图案，每个第一垫绝缘图案在半导体基底上并且在平面图中在沿第一方向彼此邻近的有源部分的端部部分之间；第二垫绝缘图案，在字线结构上沿第一方向延伸；位线结构，与字线结构相交并且在与第一方向相交的第二方向上延伸；第一导电垫，在位线结构与有源部分之间；位线接触图案，在位线结构与第一导电垫之间；第二导电垫，在半导体基底上并且在有源部分的端部部分上；位线间隔件，在位线结构的侧壁上；以及掩埋接触图案，在第二导电垫上，其中，第一导电垫和第二导电垫各自具有平坦的底表面，第一导电垫的底表面和第二导电垫的底表面各自在与栅极覆盖图案的顶表面基本上相同的水平处，并且第一导电垫具有与位线接触图案的侧壁和位线结构的侧壁中的至少一个对齐的侧壁。

4、实施例可通过提供一种制造半导体存储器器件的方法来实现，所述方法包括：在半导体基底中形成限定有源部分的器件隔离层；在半导体基底中形成字线结构，使得字线结构在第一方向上延伸并且与有源部分相交；形成覆盖半导体基底的顶表面的垫导电层；形成穿透垫导电层的第一垫绝缘图案，使得当在平面图中观察时，每个第一垫绝缘图案在沿第一方向彼此邻近的有源部分的端部部分之间；在字线结构上形成穿透垫导电层并且在第一方向上延伸的第二垫绝缘图案；在垫导电层上形成缓冲绝缘层；形成穿透缓冲绝缘层的开口以暴露垫导电层的顶表面，使得开口对应于有源部分的中心部分；形成填充开口的接触导电层；在缓冲绝缘层和接触导电层上形成位线结构，使得位线结构在与第一方向相交的第二方向上延伸；以及在位线结构的侧壁上形成位线间隔件，其中，形成位线结构的步骤包括：图案化接触导电层和垫导电层，以在有源部分的中心部分上形成第一导电垫，以及在第一导电垫与位线结构之间形成接触图案。

技术特征：

1.一种半导体存储器器件，包括：

2.根据权利要求1所述的半导体存储器器件，其中，第一导电垫的底表面在与器件隔离层的顶表面和半导体基底的顶表面基本上相同的水平处。

3.根据权利要求1所述的半导体存储器器件，还包括：字线结构，在第一方向上延伸，与有源部分相交，并且被掩埋在半导体基底中，

4.根据权利要求1所述的半导体存储器器件，其中，第一位线接触间隔件的底表面和第二位线接触间隔件的底表面在基本上相同的水平处。

5.根据权利要求1所述的半导体存储器器件，其中，第一导电垫的底表面与器件隔离层的顶表面的一部分接触。

6.根据权利要求1所述的半导体存储器器件，其中，第一位线接触间隔件和第二位线接触间隔件各自具有在比第一导电垫的底表面低的水平处的底表面。

7.根据权利要求6所述的半导体存储器器件，其中，第一位线接触间隔件的底表面和第二位线接触间隔件的底表面在不同的水平处。

8.一种半导体存储器器件，包括：

9.根据权利要求8所述的半导体存储器器件，其中，

10.根据权利要求8所述的半导体存储器器件，还包括：字线结构，在第一方向上延伸，与有源部分相交，并且被掩埋在半导体基底中，

11.根据权利要求10所述的半导体存储器器件，其中，第二导电垫在字线结构一侧处在有源部分与掩埋接触图案之间。

12.根据权利要求8所述的半导体存储器器件，其中，第二导电垫的侧壁与第一垫绝缘图案接触。

13.根据权利要求8所述的半导体存储器器件，其中，第一导电垫的厚度小于第二导电垫的厚度。

14.根据权利要求8至权利要求13中的任一项所述的半导体存储器器件，还包括：位线间隔件，覆盖位线结构的侧壁，

15.根据权利要求8至权利要求13中的任一项所述的半导体存储器器件，还包括：位线接触间隔件，覆盖第一导电垫的侧壁，

16.根据权利要求8至权利要求13中的任一项所述的半导体存储器器件，还包括：第二垫绝缘图案，在半导体基底上沿第一方向延伸，

17.一种半导体存储器器件，包括：

18.根据权利要求17所述的半导体存储器器件，还包括：位线接触间隔件，覆盖第一导电垫的侧壁，

19.根据权利要求17所述的半导体存储器器件，其中，

20.根据权利要求17所述的半导体存储器器件，其中，第一垫绝缘图案的顶表面、第二垫绝缘图案的顶表面、第一导电垫的顶表面和第二导电垫的顶表面在基本上相同的水平处。

技术总结
公开半导体存储器器件和制造半导体存储器器件的方法。所述半导体存储器器件包括：半导体基底；器件隔离层，在半导体基底中限定有源部分；位线结构，在半导体基底上与有源部分相交；第一导电垫，在位线结构与有源部分之间；位线接触图案，在第一导电垫与位线结构之间；第一位线接触间隔件，覆盖第一导电垫的第一侧壁；以及第二位线接触间隔件，覆盖第一导电垫的第二侧壁，其中，第一导电垫具有与有源部分的顶表面接触的平坦的底表面，并且第一位线接触间隔件的宽度不同于第二位线接触间隔件的宽度。

技术研发人员：李基硕,安濬爀,金根楠,尹灿植,李明东
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/15