基于NbOx的忆阻器、神经元电路及信号处理方法

本申请涉及微纳电子器件，尤其涉及一种基于nbox的忆阻器、神经元电路及信号处理方法。

背景技术：

1、随着物联网、计算机和自动驾驶等领域的飞速发展，基于冯·诺伊曼架构的传统计算方式越来越难以满足对大数据的处理需求。受人脑工作方式的启发，脉冲神经网络作为一种新的计算范式，由于其高效率、低功耗及低延迟等优势，已经成为了国内外的研究热点。

2、人工神经元和人工神经突触是脉冲神经网络中的两个关键单元。然而，基于传统cmos器件实现的人工神经元和人工神经突触存在结构复杂、功耗高等缺陷，难以满足现实的需求。忆阻器作为一种新兴的纳米信息器件，得益于其速度快、功耗低以及集成潜力高等优势，被认为是实现人工突触和人工神经元的最优选择之一。

3、目前，利用忆阻器实现人工神经突触已经得到了广泛的研究，并且已经在小规模的硬件系统中得到初步的验证。但是利用忆阻器实现人工神经元仍然处于研究的探索阶段，在神经元电路的功能、可靠性等方面还存在一定的挑战。在构建人工神经元的过程中，研究者一般采用电容模拟神经元的积分功能，大大增加了电路的面积开销，不利用后续的芯片集成；同时现阶段利用忆阻器实现的神经元往往只能处理模拟信号或数字信号，难以处理现实应用中的多种信号类型，存在一定的局限性。

技术实现思路

1、为了解决上述技术问题，本申请实施例提供了一种基于nbox的忆阻器、神经元电路及信号处理方法，提供的神经元电路能够兼容数字和模拟信号输入，且保持较高的输出稳定性，从而为实现高性能、多功能且高可靠的全忆阻器脉冲神经网络提供支撑。

2、第一方面，本申请实施例提供了一种基于nbox的忆阻器，所述基于nbox的忆阻器包括：

3、衬底，在所述衬底上依次生长的底电极层、介质层及顶电极层，所述衬底为p型sio2，所述底电极层为tin，所述介质层为nbox，所述顶电极层为pt，当受到脉冲激励时，电导上升，当撤去所述脉冲激励时，电导恢复。

4、在一实施方式中，所述衬底、所述底电极层、所述介质层及所述顶电极层的厚度分别为300nm、20nm、30nm及25nm。

5、第二方面，本申请实施例提供了一种基于忆阻器的神经元电路，所述基于忆阻器的神经元电路包括：

6、第一串联结构、第二串联结构、比较器、传输门和d触发器；

7、所述第一串联结构包括第一忆阻器及第一电阻，所述第一忆阻器的第一端与所述第一电阻的第一端电连接，所述第一电阻的第二端接地，所述第二串联结构包括第二忆阻器及第二电阻，所述第二忆阻器的第一端与所述第二电阻的第一端电连接，所述第二电阻的第二端接地，所述第一忆阻器或所述第二忆阻器为第一方面所提供的基于nbox的忆阻器；

8、所述传输门的输出端与所述第一忆阻器的第二端电连接；

9、所述比较器的正向输入端与所述第一忆阻器的第一端电连接；

10、所述比较器的负向输入端用于输入预设阈值电压；

11、所述比较器的输出端与所述第二忆阻器的第二端电连接；

12、所述第二忆阻器的第一端还与所述d触发器的时钟信号输入端电连接；

13、所述d触发器的输出端与所述传输门的反馈端电连接；

14、将待处理信号从所述传输门的前端输入，所述第一忆阻器的电导上升，使得所述比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于所述预设阈值电压，所述比较器的输出端输出电压信号，使得所述第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于所述d触发器的时钟阈值，使得所述d触发器的输出端产生高电平，关闭所述传输门。

15、在一实施方式中，所述待处理信号包括模拟信号，将所述模拟信号从所述传输门的前端输入，所述第一忆阻器的电导上升，使得所述比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于所述预设阈值电压，所述比较器的输出端电压从0v跳变至电源电压，使得所述第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于所述d触发器的时钟阈值，使得所述d触发器的输出端产生高电平，关闭所述传输门，输入信号截至。

16、在一实施方式中，所述模拟信号越大，所述比较器的输出端的输出延时越短。

17、在一实施方式中，所述待处理信号包括数字信号，将所述数字信号从所述传输门的前端输入，并施加预设宽度的积分脉冲，使得所述比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于所述预设阈值电压时，所述比较器输出脉冲信号，使得所述第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于所述d触发器的时钟阈值，使得所述d触发器输出高电平，关闭所述传输门，输入信号截至。

18、在一实施方式中，不同数字信号从所述传输门的前端输入后，所述比较器的输出端对应的输出延时不同。

19、第三方面，本申请实施例提供了一种神经元电路的信号处理方法，应用于第二方面所提供的基于忆阻器的神经元电路，所述方法包括：

20、将待处理信号从传输门的前端输入，第一忆阻器的电导上升，使得比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于预设阈值电压，所述比较器的输出端输出电压信号，使得第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于d触发器的时钟阈值，使得所述d触发器的输出端产生高电平，关闭所述传输门。

21、在一实施方式中，所述待处理信号包括模拟信号，所述方法还包括：

22、将所述模拟信号从所述传输门的前端输入，所述第一忆阻器的电导上升，使得所述比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于所述预设阈值电压，所述比较器的输出端电压从0v跳变至电源电压，使得所述第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于所述d触发器的时钟阈值，使得所述d触发器的输出端产生高电平，关闭所述传输门，输入信号截至。

23、在一实施方式中，所述待处理信号包括数字信号，所述方法还包括：

24、将所述数字信号从所述传输门的前端输入，并施加预设宽度的积分脉冲，使得所述比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于所述预设阈值电压时，所述比较器输出脉冲信号，使得所述第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于所述d触发器的时钟阈值，使得所述d触发器输出高电平，关闭所述传输门，输入信号截至。

25、上述本申请提供的基于nbox的忆阻器，当受到脉冲激励时，电导上升，当撤去所述脉冲激励时，电导恢复，利用nbox易失型忆阻器模拟神经元膜电位，进而可以设计一种兼容模拟信号和数字信号的脉冲神经元。本实施例提供的基于忆阻器的神经元电路，无需电容，大大降低了可能的面积开销，为实现更紧凑、功耗更低的脉冲神经元提供了新思路。此外，该基于忆阻器的神经元电路能够兼容数字信号和模拟信号的处理，且表现出优越的稳定性，为实现全忆阻器脉冲神经网路提供了基础。

技术特征：

1.一种基于nbox的忆阻器，其特征在于，包括：

2.根据权利要求1所述的基于nbox的忆阻器，其特征在于，所述衬底、所述底电极层、所述介质层及所述顶电极层的厚度分别为300nm、20nm、30nm及25nm。

3.一种基于忆阻器的神经元电路，其特征在于，包括：第一串联结构、第二串联结构、比较器、传输门和d触发器；

4.根据权利要求3所述的基于忆阻器的神经元电路，其特征在于，所述待处理信号包括模拟信号，将所述模拟信号从所述传输门的前端输入，所述第一忆阻器的电导上升，使得所述比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于所述预设阈值电压，所述比较器的输出端电压从0v跳变至电源电压，使得所述第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于所述d触发器的时钟阈值，使得所述d触发器的输出端产生高电平，关闭所述传输门，输入信号截至。

5.根据权利要求4所述的基于忆阻器的神经元电路，其特征在于，所述模拟信号越大，所述比较器的输出端的输出延时越短。

6.根据权利要求3所述的基于忆阻器的神经元电路，其特征在于，所述待处理信号包括数字信号，将所述数字信号从所述传输门的前端输入，并施加预设宽度的积分脉冲，使得所述比较器的正向输入端电压上升，当所述比较器的正向输入端的电压大于所述预设阈值电压时，所述比较器输出脉冲信号，使得所述第二忆阻器的电导上升，直到所述第二忆阻器的第一端电压大于所述d触发器的时钟阈值，使得所述d触发器输出高电平，关闭所述传输门，输入信号截至。

7.根据权利要求6所述的基于忆阻器的神经元电路，其特征在于，不同数字信号从所述传输门的前端输入后，所述比较器的输出端对应的输出延时不同。

8.一种神经元电路的信号处理方法，其特征在于，应用于如权利要求3-7中任一项所述的基于忆阻器的神经元电路，所述方法包括：

9.根据权利要求8所述的神经元电路的信号处理方法，其特征在于，所述待处理信号包括模拟信号，所述方法还包括：

10.根据权利要求8所述的神经元电路的信号处理方法，其特征在于，所述待处理信号包括数字信号，所述方法还包括：

技术总结
本申请实施例提供了一种基于NbOx的忆阻器、神经元电路及信号处理方法，属于微纳电子器件技术领域，该基于NbOx的忆阻器包括：衬底，在所述衬底上依次生长的底电极层、介质层及顶电极层，所述衬底为P型SiO<subgt;2</subgt;，所述底电极层为TiN，所述介质层为NbO<subgt;x</subgt;，所述顶电极层为Pt，当受到脉冲激励时，电导上升，当撤去所述脉冲激励时，电导恢复。在基于NbOx的忆阻器的基础，可以设计没有电容的神经元电路，能够兼容数字信号和模拟信号的处理，且表现出优越的稳定性，为实现全忆阻器脉冲神经网路提供了基础。

技术研发人员：王伟,李清江,徐晖,汪泳州,刁节涛,刘海军,王义楠,于红旗,王玺,李楠,步凯,陈长林,刘森,宋兵,李智炜,王琴,曹荣荣
受保护的技术使用者：中国人民解放军国防科技大学
技术研发日：
技术公布日：2024/1/13