包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法与流程

本文中所公开的实施例涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。

背景技术：

1、存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线和存取线的组合唯一地寻址。

2、存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在没有电力的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储两个以上水平或状态的信息。

3、场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区之间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。

4、快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使bios存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。

5、存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开中的任一个中所示出和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。到这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓“阶梯状结构”中发生。阶梯状结构包含限定个别字线的接触区的个别“台阶”(替代地称为“梯级”或“阶梯”)，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。

技术实现思路

1、本公开的一个方面提供了一种用于形成包括存储器单元串的存储器阵列的方法，其中所述方法包括：在衬底上形成包括导体材料的导体层；形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括在所述导体层正上方的交替的第一层和第二层，沟道材料串延伸穿过所述第一层和所述第二层，所述第一层的材料具有与所述第二层的材料不同的组成；在所述第一层的下部层中形成传导材料，所述传导材料将所述沟道材料串的个别者的所述沟道材料与所述导体层的所述导体材料直接电耦合在一起，所述导电材料的所述形成包括：在下部第一层中抵靠所述个别沟道材料串的所述沟道材料形成导电掺杂的半导电材料，所述导电掺杂的半导电材料包括上部部分和下部部分，在所述上部部分与下部部分之间具有竖直处于它们之间的空隙空间；以及将中间材料形成到所述空隙空间中，所述中间材料具有与所述导电掺杂的半导电材料的组成不同的组成，并且包括碳、氮、氧、金属和还包括硼的n型掺杂材料中的至少一种。

2、本公开的另一方面提供了一种用于形成包括存储器单元串的存储器阵列的方法，其中所述方法包括：在衬底上形成包括导体材料的导体层；形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括在所述导体层正上方的交替的第一层和第二层，沟道材料串延伸穿过所述第一层和所述第二层，所述第一层的材料具有与所述第二层的材料不同的组成；在所述第一层的最下部层中形成传导材料，所述传导材料将所述沟道材料串的个别者的所述沟道材料与所述导体层的所述导体材料直接电耦合在一起，所述导电材料的所述形成包括：在最下部第一层中直接抵靠个别沟道材料串的所述沟道材料的侧壁形成未掺杂的半导电材料，所述未掺杂的半导电材料包括上部部分和下部部分，所述上部部分与所述下部部分之间竖直地具有空隙空间，所述未掺杂的半导电材料中的所有导电改性掺杂剂的总浓度为0原子百分比至小于0.01原子百分比；在所述空隙空间中直接抵靠所述未掺杂的半导电材料形成导电掺杂的半导电材料，所述导电掺杂的半导电材料包括上部部分和下部部分，在所述上部部分与所述下部部分之间竖直地具有所述空隙空间的剩余部分，所述导电掺杂的半导电材料中的所有导电改性掺杂剂的总浓度为0.01原子百分比至30原子百分比；以及将中间材料形成到所述空隙空间的剩余部分的剩余体积中并填充所述剩余体积并且直接抵靠所述导电掺杂的半导电材料，所述中间材料具有与所述导电掺杂的半导电材料的组成不同的组成并且包括碳、氮、氧、金属和还包括硼的n型掺杂材料中的至少一种。

3、本公开的另一方面提供了一种包括存储器单元串的存储器阵列，其中所述存储器阵列包括：导体层，其包括导体材料；横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括在所述导体层正上方的交替的绝缘层和导电层，存储器单元的沟道材料串延伸穿过所述绝缘层和所述导电层，所述导电层中的下部导电层的传导材料将所述沟道材料串中的个别者的所述沟道材料与所述导体层的所述导体材料直接电耦合在一起；以及下部导电层中的所述传导材料包括上部导电掺杂的半导电材料、下部导电掺杂的半导电材料以及竖直处于它们之间的中间材料；所述中间材料具有与所述上部导电掺杂的半导电材料和所述下部导电掺杂的半导电材料的组成不同的组成，并且包括碳、氮、氧、金属和还包括硼的n型掺杂材料中的至少一种。

技术特征：

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：

2.根据权利要求1所述的方法，其中所述至少一种包括碳。

3.根据权利要求1所述的方法，其中所述至少一种包括氮。

4.根据权利要求1所述的方法，其中所述至少一种包括所述金属。

5.根据权利要求1所述的方法，其中所述至少一种包括还包括硼的n型导电掺杂的半导电材料。

6.根据权利要求1所述的方法，其中所述至少一种包括碳、氮、氧、所述金属以及还包括硼的n型导电掺杂的半导电材料中的一种以上。

7.根据权利要求1所述的方法，其中所述至少一种的全部以1×1010至3×1022个原子/cm3存在。

8.根据权利要求7所述的方法，其中所述至少一种的全部以至少1×1014个原子/cm3存在。

9.根据权利要求8所述的方法，其中所述至少一种的全部以5×1019至5×1021个原子/cm3存在。

10.根据权利要求1所述的方法，其中所述导电掺杂的半导电材料不是直接抵靠所述沟道材料形成的。

11.根据权利要求1所述的方法，其中所述导电掺杂的半导电材料是直接抵靠所述沟道材料形成的。

12.根据权利要求1所述的方法，其中所述导电掺杂的半导电材料中的所有导电改性掺杂剂的总浓度为0.01原子百分比至30原子百分比。

13.根据权利要求12所述的方法，其中所述总浓度不超过1×1023个原子/cm3。

14.根据权利要求1所述的方法，其中所述中间材料直接抵靠所述导电掺杂的半导电材料形成到所述空隙空间中。

15.根据权利要求1所述的方法，其中所述中间材料形成到所述空隙空间中以填充这个空隙空间。

16.根据权利要求1所述的方法，其中所述下部第一层为所述第一层中的最下部层。

17.根据权利要求1所述的方法，其中所述中间材料比所述导电掺杂的半导电材料的所述上部部分和所述下部部分中的每一个都薄。

18.根据权利要求1所述的方法，其中所述中间材料至少在成品电路系统构造中是导电的。

19.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：

20.根据权利要求19所述的方法，其中所述未掺杂的半导电材料的所述上部部分和所述下部部分各自比所述中间材料薄。

21.根据权利要求19所述的方法，其中所述未掺杂的半导电材料的所述上部部分和所述下部部分各自比所述导电掺杂的半导电材料的所述上部部分和所述下部部分薄。

22.根据权利要求19所述的方法，其中所述中间材料比所述导电掺杂的半导电材料的所述上部部分和所述下部部分中的每一个都薄。

23.根据权利要求19所述的方法，其中所述未掺杂的半导电材料的所述上部部分和所述下部部分各自比所述中间材料薄。

24.根据权利要求19所述的方法，其中所述未掺杂的半导电材料、所述导电掺杂的半导电材料以及所述中间材料中的每一种包括多晶硅。

25.根据权利要求19所述的方法，其中所述至少一种包括碳。

26.根据权利要求19所述的方法，其中所述至少一种包括氮。

27.根据权利要求19所述的方法，其中所述至少一种包括所述金属。

28.根据权利要求19所述的方法，其中所述至少一种包括还包括硼的n型导电掺杂的半导电材料。

29.根据权利要求19所述的方法，其中所述至少一种的全部以1×1010至3×1022个原子/cm3存在。

30.根据权利要求29所述的方法，其中所述至少一种的全部以至少1×1014个原子/cm3存在。

31.根据权利要求30所述的方法，其中所述至少一种的全部以5×1019至5×1021个原子/cm3存在。

32.根据权利要求19所述的方法，其中所述中间材料至少在成品电路系统构造中是导电的。

33.一种包括存储器单元串的存储器阵列，所述存储器阵列包括：

34.根据权利要求33所述的存储器阵列，其中所述下部导电层为所述导电层中的最下部层。

35.根据权利要求33所述的存储器阵列，其中所述中间材料直接抵靠所述上部导电掺杂的半导电材料，并且直接抵靠所述下部导电掺杂的半导电材料。

36.根据权利要求33所述的存储器阵列，其中所述上部导电掺杂的半导电材料和所述下部导电掺杂的半导电材料具有彼此相同的组成。

37.根据权利要求33所述的存储器阵列，其中所述中间材料比所述上部导电掺杂的半导电材料和所述下部导电掺杂的半导电材料中的每一种都薄。

38.根据权利要求33所述的存储器阵列，其中所述中间材料是导电的。

39.根据权利要求33所述的存储器阵列，其中所述至少一种包括碳。

40.根据权利要求33所述的存储器阵列，其中所述至少一种包括氮。

41.根据权利要求33所述的存储器阵列，其中所述至少一种包括所述金属。

42.根据权利要求33所述的存储器阵列，其中所述至少一种包括还包括硼的n型导电掺杂的半导电材料。

43.根据权利要求33所述的存储器阵列，其中所述至少一种包括碳、氮、氧、所述金属以及还包括硼的n型导电掺杂的半导电材料中的一种以上。

44.根据权利要求33所述的存储器阵列，其中所述至少一种的全部以1×1010至3×1022个原子/cm3存在。

45.根据权利要求44所述的存储器阵列，其中所述至少一种的全部以至少1×1014个原子/cm3存在。

46.根据权利要求45所述的存储器阵列，其中所述至少一种的全部以5×1019至5×1021个原子/cm3存在。

47.根据权利要求33所述的存储器阵列，其中所述上部导电掺杂的半导电材料、所述下部导电掺杂的半导电材料以及所述中间材料中的每一种包括多晶硅。

技术总结
本申请涉及一种包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。存储器阵列包括带有导体材料的导体层。横向间隔开的存储器块个别地包括竖直堆叠，竖直堆叠包括交替的绝缘层和导电层。存储器单元的沟道材料串延伸穿过绝缘层和导电层。导电层中的下部导电层的传导材料将沟道材料串中的个别者的沟道材料与导体层的导体材料直接电耦合在一起。下部导电层中的传导材料包括上部导电掺杂的半导电材料、下部导电掺杂的半导电材料以及竖直处于它们之间的中间材料。中间材料的组成与上部导电掺杂的半导电材料和下部导电掺杂的半导电材料的组成不同，并且包括碳、氮、氧、金属和还包括硼的n型掺杂材料中的至少一种。

技术研发人员：李皓玉,J·D·霍普金斯,C·豪德,A·W·扎克斯勒
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/1/16