半导体存储装置的制作方法

实施方式涉及一种半导体存储装置。

背景技术：

1、[背景技术]

2、作为能够将数据非易失地存储的半导体存储装置，已知有nand(not and，与非)型闪速存储器。在nand型闪速存储器中，采用三维存储器构造来实现高集成化及大容量化。

技术实现思路

1、[发明要解决的问题]

2、本发明要解决的问题在于提供一种抑制良率降低的半导体存储装置。

3、实施方式的半导体存储装置具备：第1芯片，包含衬底；以及第2芯片，与所述第1芯片排列在和所述衬底的上表面垂直的第1方向上，且与所述第1芯片相接；所述第2芯片包含存储单元阵列，所述存储单元阵列具有在所述第1方向上相互分开地排列的多个第1配线层、及贯通所述多个第1配线层且沿所述第1方向延伸的存储器柱，且所述半导体存储装置包含：多个第1连接垫，设置在所述第1芯片与所述第2芯片的交界区域；多个第1接点，分别沿所述第1方向延伸，且与所述多个第1连接垫相接；第1绝缘体层，与所述多个第1接点交叉；以及第1部件，除所述多个第1接点以外，与所述第1绝缘体层排列设置在和所述衬底平行的面内，且具有与所述第1绝缘体层不同的应力。

技术特征：

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其还具备多个第2连接垫，

3.根据权利要求1所述的半导体存储装置，其还具备多个第2连接垫，

4.根据权利要求1所述的半导体存储装置，其中

5.根据权利要求1所述的半导体存储装置，其中

6.根据权利要求1所述的半导体存储装置，其中

7.根据权利要求1所述的半导体存储装置，其中

8.一种半导体存储装置，具备：

9.根据权利要求8所述的半导体存储装置，其中

10.根据权利要求8所述的半导体存储装置，其中

11.根据权利要求8所述的半导体存储装置，其中

12.根据权利要求8所述的半导体存储装置，其中

13.根据权利要求8所述的半导体存储装置，其中

14.根据权利要求8所述的半导体存储装置，其中

15.根据权利要求8所述的半导体存储装置，其中

16.一种半导体存储装置，具备：

17.根据权利要求16所述的半导体存储装置，其中

18.根据权利要求16所述的半导体存储装置，其中

19.根据权利要求16所述的半导体存储装置，其中

20.根据权利要求16所述的半导体存储装置，其中

技术总结
实施方式提供一种抑制半导体存储装置的良率降低的半导体存储装置。实施方式的半导体存储装置具备：第1芯片，包含衬底；以及第2芯片，与第1芯片排列在第1方向上，且与第1芯片相接；第2芯片包含存储单元阵列，所述存储单元阵列具有在第1方向上相互分开地排列的多个第1配线层、及沿第1方向延伸的存储器柱，且所述半导体存储装置包含：多个第1连接垫，设置在第1芯片与第2芯片的交界区域；多个第1接点，分别沿第1方向延伸，且与多个第1连接垫相接；第1绝缘体层，与多个第1接点交叉；以及第1部件，除多个第1接点以外，与第1绝缘体层排列设置在和衬底平行的面内，且具有与第1绝缘体层不同的应力。

技术研发人员：佐佐木谦太
受保护的技术使用者：铠侠股份有限公司
技术研发日：
技术公布日：2024/3/21