三维半导体存储器装置及其制造方法与流程

本公开涉及一种三维半导体存储器装置、制造该三维半导体存储器装置的方法和包括该三维半导体存储器装置的电子系统，并且更具体地，涉及一种包括通过接合焊盘彼此连接的外围电路结构和单元阵列结构的三维半导体存储器装置、制造该三维半导体存储器装置的方法和包括该三维半导体存储器装置的电子系统。

背景技术：

1、电子系统的数据储存可需要能够存储大量数据的半导体装置。近年来，半导体装置的集成度越来越高，以满足消费者对大数据存储容量、卓越性能和低廉价格的需求。在二维或平面半导体装置的情况下，由于集成主要由单位存储器单元所占据的面积决定，因此集成度在很大程度上受到精细图案形成技术的水平的影响。然而，增加图案精细度所需的工艺设备会越来越昂贵，这对增加二维或平面半导体器件的集成度形成了实际限制。因此，最近已经提出了包括三维布置的存储器单元的三维半导体存储器装置。

技术实现思路

1、本发明构思的各方面提供了一种具有改进的电特性的三维半导体存储器装置及其制造方法。

2、本发明构思的各方面提供了一种三维半导体存储器装置及其简化制造方法。

3、根据本发明构思的一些实施例，一种三维半导体存储器装置可包括：衬底；衬底上的外围电路结构；以及外围电路结构上的单元阵列结构。单元阵列结构可包括：包括交替地堆叠在彼此上的层间绝缘层和导电图案的堆叠件；堆叠件上的源结构；以及在堆叠件中延伸并且电连接至源结构的底表面的竖直结构。竖直结构可包括沟道层，沟道层包括分别位于在堆叠件中延伸的竖直沟道孔中的第一部分和在堆叠件与源结构之间的区中延伸并且电连接至第一部分的第二部分。

4、根据本发明构思的一些实施例，一种三维半导体存储器装置可包括：衬底；衬底上的外围电路结构；以及外围电路结构上的单元阵列结构。单元阵列结构可包括：单元阵列区；单元阵列接触区；堆叠件，其包括交替地堆叠在彼此上的层间绝缘层和导电图案；堆叠件上的源结构；竖直结构，其在堆叠件中延伸并且电连接至源结构的底表面；单元接触插塞，其在单元阵列接触区中并且分别电连接至导电图案；源极接触插塞，其在单元阵列接触区中并且电连接至源结构的底表面；以及电连接至单元接触插塞的位线。竖直结构可包括沟道层，沟道层包括分别位于在堆叠件中延伸的竖直沟道孔中的第一部分和在堆叠件与源结构之间的区中延伸并且电连接至第一部分的第二部分。

5、根据本发明构思的一些实施例，一种电子系统可包括三维半导体存储器装置和通过输入/输出焊盘电连接至三维半导体存储器装置并且被配置为控制三维半导体存储器装置的控制器，该三维半导体存储器装置包括：衬底；衬底上的外围电路结构；以及外围电路结构上的单元阵列结构，单元阵列结构包括单元阵列区和单元阵列接触区。单元阵列结构还可包括具有交替地堆叠在彼此上的层间绝缘层和导电图案的堆叠件、堆叠件上的源结构和在堆叠件中延伸并且电连接至源结构的底表面的竖直结构。竖直结构可包括沟道层，沟道层包括分别位于在堆叠件中延伸的竖直沟道孔中的第一部分和在堆叠件与源结构之间的区中延伸并且电连接至第一部分的第二部分。

6、根据本发明构思的一些实施例，一种制造三维半导体存储器装置的方法可包括：形成在衬底上的堆叠件中延伸的初级竖直结构，初级竖直结构包括分别在竖直沟道孔中的数据储存图案和牺牲图案；去除衬底，以暴露出初级竖直结构的上部；蚀刻数据储存图案的上部，以暴露出牺牲图案；去除牺牲图案；形成在堆叠件的顶表面上并且在竖直沟道孔中延伸的沟道层；在竖直沟道孔中分别形成间隙填充绝缘图案；以及在沟道层上形成源结构。

技术特征：

1.一种三维半导体存储器装置，包括：

2.根据权利要求1所述的半导体存储器装置，其中，所述沟道层包括与所述源结构的材料不同的材料。

3.根据权利要求2所述的半导体存储器装置，其中，所述沟道层包括sige、ge、zto、igzo、inas和ingaas中的至少一种。

4.根据权利要求1所述的半导体存储器装置，其中，所述竖直结构还包括分别在所述竖直沟道孔中的间隙填充绝缘图案，并且

5.根据权利要求1所述的半导体存储器装置，其中，所述竖直结构还包括分别在所述竖直沟道孔的下部中的导电焊盘，并且

6.根据权利要求1所述的半导体存储器装置，其中，所述第一部分中的每一个在剖视图中具有封闭端部的管状。

7.根据权利要求1所述的半导体存储器装置，其中，所述竖直结构还包括：

8.根据权利要求1所述的半导体存储器装置，其中，所述第二部分的顶表面与所述源结构的底表面接触。

9.根据权利要求1所述的半导体存储器装置，其中，所述竖直结构还包括分别在所述竖直沟道孔中的数据储存图案，并且

10.根据权利要求1所述的半导体存储器装置，其中，所述竖直结构还包括分别在所述竖直沟道孔中的间隙填充绝缘图案，并且

11.根据权利要求1所述的半导体存储器装置，其中，所述第二部分在垂直于所述衬底的方向上的厚度小于所述源结构在所述垂直于所述衬底的方向上的厚度。

12.根据权利要求1所述的半导体存储器装置，其中，所述竖直结构还包括分别在所述竖直沟道孔中的间隙填充绝缘图案，并且

13.一种三维半导体存储器装置，包括：

14.根据权利要求13所述的半导体存储器装置，其中，所述沟道层包括与所述源结构的材料不同的材料。

15.根据权利要求13所述的半导体存储器装置，其中，所述竖直结构还包括分别在所述竖直沟道孔中的间隙填充绝缘图案，并且

16.根据权利要求13所述的半导体存储器装置，其中，所述竖直结构还包括；

17.一种制造三维半导体存储器装置的方法，包括：

18.根据权利要求17所述的方法，其中，所述牺牲图案包括金属材料、碳和多晶硅中的至少一种。

19.根据权利要求17所述的方法，其中，所述初级竖直结构还包括导电焊盘，并且

20.根据权利要求17所述的方法，其中，所述堆叠件包括栅电极，并且

技术总结
提供了一种三维半导体存储器装置及其制造方法。该三维半导体存储器装置可包括：衬底；衬底上的外围电路结构；以及外围电路结构上的单元阵列结构。单元阵列结构可包括：包括交替地堆叠在彼此上的层间绝缘层和导电图案的堆叠件；堆叠件上的源结构；以及在堆叠件中延伸并且电连接至源结构的底表面的竖直结构。竖直结构可包括沟道层，沟道层包括分别位于在堆叠件中延伸的竖直沟道孔中的第一部分和在堆叠件与源结构之间的区中延伸并且电连接至第一部分的第二部分。

技术研发人员：梁时荣,金成吉,金柳延,朴主美
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/3/24