OTP延时电路及LDO芯片的制作方法

本发明属于芯片设计，具体涉及一种otp延时电路及ldo芯片。

背景技术：

1、在ldo芯片的应用系统中，如果芯片过热会导致芯片烧坏，从而整个系统丧失功能。因此ldo芯片中需要增加过温保护(over temperature protect,otp)功能。

2、传统的otp电路是在芯片内部检测芯片的结温，当温度到达一定值如t1(如175℃)时判定芯片过热，芯片内部输出使能信号关断芯片；当温度回落到一定值如t2(如155℃)时，芯片重新开始正常工作，一般t2<t1，具有温度迟滞的功能。

3、但传统的otp一般只具备温度迟滞功能，开关只受温度控制，当芯片内部的温度变化速度较快时，芯片将持续处于触发otp、恢复正常工作……的循环工作中，并且温度迟滞越小，周期频率越高，芯片的可靠性受限。但如果增大温度迟滞，会导致芯片的正常工作温度变低，影响系统的正常工作。

4、因此，针对上述技术问题，有必要提供一种otp延时电路及ldo芯片。

技术实现思路

1、有鉴于此，本发明的目的在于提供一种otp延时电路及ldo芯片，以避免频繁触发otp、恢复正常工作的情况。

2、为了实现上述目的，本发明一实施例提供的技术方案如下：

3、一种otp延时电路，所述otp延时电路包括：

4、温度迟滞单元，包括比较器、与比较器第一输入端相连的基准电压单元、与比较器第二输入端相连的温度敏感单元及与比较器输出端相连的第一反相器；

5、时钟信号产生单元，与比较器的第二输入端相连，用于控制比较器第二输入端的电压，以产生时钟信号vclk；

6、延时单元，与第一反相器的输出端相连，用于对时钟信号vclk进行延时以产生延时信号vq；

7、otp单元，与延时单元及温度迟滞单元相连，用于根据时钟信号vclk及延时信号vq产生单边延时的otp信号。

8、一实施例中，所述基准电压单元用于提供第一基准电压vref_h或第二基准电压vref_l，基准电压单元包括第一nmos管和第二nmos管；

9、所述第一nmos管的源极与比较器的第一输入端相连，漏极与第一基准电压vref_h相连，栅极与比较器的输出信号va相连；

10、所述第二nmos管的源极与比较器的第一输入端相连，漏极与第二基准电压vref_l相连，栅极与第一反相器输出的时钟信号vclk相连。

11、一实施例中，所述基准电压单元用于提供基准电压vref，所述比较器为迟滞比较器。

12、一实施例中，所述温度敏感单元包括第一电流源i1和温度敏感器件，第一电流源i1的第一端与电源电压vdd相连，温度敏感器件电性连接于第一电流源i1的第二端与地电位之间，且温度敏感器件与比较器的第二输入端电性连接。

13、一实施例中，所述温度敏感器件为双极型晶体管，双极型晶体管的基极和集电极分别与地电位相连，发射极分别与第一电流源i1的第二端和比较器的第二输入端相连。

14、一实施例中，所述延时单元包括n个串联的第一触发器dff11～dff1n，其中：

15、第一触发器dff11的时钟端口clk与时钟信号vclk相连，第一触发器dff12～dff1n的clk端口分别与前一个第一触发器的输出端口和输入端口d相连，第一触发器dff1n的输入端口d与电源电压vdd相连，第一触发器dff1n的输出端口q用于输出延时信号vq。

16、一实施例中，所述延时单元的延时时间为t*2n，其中，t为时钟信号vclk的周期，n为第一触发器的个数。

17、一实施例中，所述otp单元包括第二触发器dff2、第一与门、或非门及第一非门，其中：

18、第二触发器dff2的输入端口d与电源电压vdd相连，时钟端口clk与延时信号vq相连，复位端口reset与时钟信号vclk相连；

19、第一与门的第一输入端与otp信号相连，第二输入端与时钟信号vclk相连；

20、或非门的第一输入端与第二触发器dff2的输出端口q相连，第二输入端与第一与门的输出端相连，输出端与第一非门的输入端及第一触发器dff12～dff1n的复位端口reset相连，第一非门的输出端用于输出otp信号。

21、一实施例中，所述时钟信号产生单元包括第三nmos管、与非门、第二与门、第二非门及第一或门，其中：

22、与非门的第一输入端与时钟信号vclk相连，第二输入端与otp信号相连，第二与门的第一输入端与与非门的输出端相连，第二输入端与时钟信号vclk相连，第二非门的输入端与使能信号en相连，第一或门的第一输入端与第二与门的输出端相连，第二输入端与第二非门的输出端相连；

23、第三nmos管的栅极与第一或门的输出端相连，源极与地电位相连，漏极与比较器的第二输入端相连。

24、一实施例中，所述otp延时电路还包括上电延时屏蔽单元，包括第三触发器dff3、第四nmos管、第二电流源i2、电容c、第二反相器及第三反相器，其中：

25、第三触发器dff3的时钟端口clk与时钟信号vclk相连，输入端口d与电源电压vdd相连，复位端口reset与使能信号en相连，输出端口与第四nmos管的栅极相连；

26、第二电流源i2的第一端与电源电压vdd相连，第二端与第四nmos管的漏极相连，第四nmos管的源极与地电位相连；

27、电容c的第一端与第四nmos管的漏极相连，第二端与地电位相连；

28、第二反相器的输入端与第四nmos管的漏极相连，输出端用于输出第一上电延时信号enb_dly，第三反相器的输入端与第二反相器的输出端相连，输出端用于输出第二上电延时信号en_dly。

29、一实施例中，所述otp单元包括第二触发器dff2、第一与门、或非门、第一非门、第二与门及第二或门，其中：

30、第三与门的第一输入端与第二上电延时信号en_dly相连，第二输入端与延时信号vq，第二或门的第一输入端与第一上电延时信号enb_dly相连，第二输入端与otp信号相连；

31、第二触发器dff2的输入端口d与电源电压vdd相连，时钟端口clk与第三与门的输出端相连，复位端口reset与时钟信号vclk相连；

32、第一与门的第一输入端与第二或门的输出端相连，第二输入端与时钟信号vclk相连；

33、或非门的第一输入端与第二触发器dff2的输出端口q相连，第二输入端与第一与门的输出端相连，输出端与第一非门的输入端及第一触发器dff12～dff1n的复位端口reset相连，第一非门的输出端用于输出otp信号。

34、一实施例中，所述时钟信号产生单元包括第三nmos管、与非门、第二与门、第二非门、第一或门及第四与门，其中：

35、与非门的第一输入端与时钟信号vclk相连，第二输入端与otp信号相连，第四与门的第一输入端与时钟信号vclk相连，第二输入端与第二上电延时信号en_dly相连；

36、第二与门的第一输入端与与非门的输出端相连，第二输入端与第四与门的输出端相连，第二非门的输入端与使能信号en相连，第一或门的第一输入端与第二与门的输出端相连，第二输入端与第二非门的输出端相连；

37、第三nmos管的栅极与第一或门的输出端相连，源极与地电位相连，漏极与比较器的第二输入端相连。

38、本发明一实施例提供的技术方案如下：

39、一种ldo芯片，所述ldo芯片包括上述的otp延时电路。

40、本发明具有以下有益效果：

41、本发明的otp延时电路不仅实现了温度迟滞，还能够实现在otp恢复时延时，触发otp时直接关断后续电路，避免芯片频繁开关切换造成芯片烧坏或者系统功能异常；

42、上电延时屏蔽单元能够在上电过程中屏蔽otp的延时功能，缩短了ldo的启动时间；

43、利用比较器的特性构造时钟信号vclk，无需额外的osc振荡器。