本技术涉及占空比调节，尤其涉及一种时钟信号占空比调节电路。
背景技术：
1、时钟占空比对低压高速存储电路的性能具有至关重要的影响，对于一个时钟信号而言，最理想的状态是50％的占空比，但是时钟信号在传输过程中，因驱动器结构或尺寸的不对称，会导致时钟信号上升沿与下降沿失配，从而使时钟信号的占空比在经过传输后发生失真，随着传输级数的递增，失真会愈发严重。
2、然而，现有的占空比调节电路抗电压、温度变化能力差，设计较为复杂，因此，需要提供一种简单而有效的时钟信号占空比调节电路。
技术实现思路
1、本技术提供了一种时钟信号占空比调节电路，以解决现有的占空比调节电路抗电压、温度变化能力差，设计较为复杂的技术问题，实现多种占空比调节需求，且电路结构简单、调节灵活。
2、为解决上述技术问题，第一方面，本技术提供了一种时钟信号占空比调节电路，包括基本模块、可选延迟模块和调节模块；
3、所述基本模块，用于接入初始时钟信号和所述调节模块输出的第一调节信号以进行与运算，生成第一时钟信号，并将所述第一时钟信号和所述调节模块输出的第四调节信号进行或非运算，生成第二时钟信号并输入所述调节模块和可选延迟模块，以及对所述第二时钟信号进行反向运算，生成输出时钟信号；
4、所述调节模块，用于接入所述初始时钟信号和使能信号以进行与非运算和延时运算，生成第一调节信号并输入所述基本模块；以及接入所述使能信号以进行反向运算，生成第二调节信号，并对所述第二调节信号、所述基本模块输出的第二时钟信号和所述可选延迟模块输出的第三调节信号进行或非运算，输出第四调节信号并输入所述基本模块；
5、所述可选延迟模块，用于接入第二时钟信号以进行延时运算，以及根据控制信号进行信号通道选择，生成第三调节信号并输入所述调节模块；
6、所述初始时钟信号经所述基本模块输出第二时钟信号的第一时间小于所述初始时钟信号经所述调节模块输出第一调节信号的第二时间。
7、本技术提供的时钟信号占空比调节电路的基本模块接入初始时钟信号，调节模块接入初始时钟信号和使能信号，可选延迟模块接入控制信号。调节模块接收的初始时钟信号和使能信号经过与非逻辑运算和延时运算后生成的第一调节信号，用于调节基本模块接收的初始时钟信号。可选延迟模块根据接收的控制信号以使可选延迟模块选择相应的信号通道，以及对接入的第二时钟信号进行延时运算输出第四调节信号并输入调节模块，以调节输出时钟信号高电平的持续时间，使本技术实施例公开的时钟信号占空比调节电路对时钟信号占空比的调节。本技术提供的时钟占空比调节电路架构简单、调节灵活，且能够满足多种占空比调节需求的时钟信号占空比调节电路。
8、优选的，所述可选延迟模块包括第二延时电路和选通电路；
9、所述第二延时电路的输入端连接所述基本模块，所述第二延时电路的输出端连接所述选通电路的不同信号通道，所述选通电路的公共输出端连接所述调节模块，所述选通电路的信号控制端用于接入控制信号；
10、所述选通电路，用于根据控制信号进行信号通道选择；
11、所述第二延时电路，用于对所述第二时钟信号进行延时运算，并通过选通电路选择的信号通道，生成所述第三调节信号。
12、可选延迟模块用于选取一条延迟路径，生成所需的第三调节信号，第三调节信号通过调节模块的三输入或非门输出的第四调节信号对基本模块生成的输出时钟信号的高电平持续时间进行控制，以实现对基本模块接入的初始时钟信号的占空比进行调节。
13、优选的，所述调节模块包括两输入与非门、第一时延电路、第二反相器和三输入或非门；
14、所述两输入与非门的两个输入端分别用于接入所述初始时钟信号和使能信号，所述两输入与非门的输出端连接所述第一延时电路的输入端，所述第一延时电路的输出端连接所述基本模块；
15、所述两输入与非门和第一延时电路，依次用于对所述初始时钟信号和使能信号进行与非运算和延时运算，生成所述第一调节信号；
16、所述第二反相器的输入端用于接入所述使能信号，所述第二反相器的输出端连接所述三输入或非门的第一输入端，所述三输入或非门的第二输入端连接所述可选延迟模块中选通电路的公共输出端；
17、所述第二反相器，用于对所述使能信号进行反向运算，生成所述第二调节信号；
18、所述三输入或非门，用于对所述第二调节信号、所述第二时钟信号和所述第三调节信号进行或非运算，生成所述第四调节信号。
19、调节模块用于调节输出信号输出时钟信号脉冲宽度。通过两输入与非门、第一时延电路以对初始时钟信号和使能信号进行与非和延时运算。通过第一时延电路，保证初始时钟信号经传输后输出第二时钟信号的第一时间小于初始时钟信号经两输入与非门、第一时延电路后输出第一调节信号的第二时间。通过第二反相器对使能信号进行反向运算后输入三输入或非门，以下拉第二调节信号，输出用于拉升第二时钟信号的第四调节信号，实现对基本模块中接入的初始时钟信号的占空比进行调节。
20、优选的，所述基本模块包括依次串联连接的两输入与门、两输入或非门和第一反相器；
21、所述两输入与门的一个输入端用于接入所述初始时钟信号，所述两输入与门的另一个输入端用于连接所述调节模块的第一延时电路的输出端；
22、所述两输入或非门的另一输入端连接所述调节模块的三输入或非门的输出端；所述两输入或非门的输出端连接所述调节模块的三输入或非门的第三输入端和所述可选延迟模块的第二延时电路的输入端；
23、所述两输入与门，用于对所述初始时钟信号和所述第一调节信号进行与运算，生成所述第一时钟信号；
24、所述两输入或非门，用于对所述第一时钟信号和第四调节信号进行或非运算，生成所述第二时钟信号；
25、所述第一反相器，用于对所述第二时钟信号进行反向运算，生成所述输出时钟信号。
26、基本模块为初始时钟信号传输到输出时钟信号的主路径，通过两输入与门、两输入或非门和第一反相器分别实现与逻辑运算、或非逻辑运算和反向逻辑运算。
27、优选的，所述第一延时电路包括第一偶数级反相器。
28、通过设置第一偶数级反相器中反相器的数量，以实现初始时钟信号经传输后输出第二时钟信号的第一时间小于初始时钟信号经两输入与非门、第一偶数级反相器后输出第一调节信号的第二时间。偶数级反相器不仅能够对信号进行延时运算，且结构简单，信号传输稳定。
29、优选的，所述第二延时电路包括依次串联的第三反相器和多个第二偶数级反相器。
30、通过第三反相器使第三调节信号和第二时钟信号反向，以实现对输出时钟信号的下拉，输出低电平信号。通过第二偶数级反相器，以控制第三调节信号到达调节模块的时间，以控制输出时钟信号高电平信号的持续时间。多个第二偶数级反相器可以实现多种占空比调节。
31、优选的，所述第二偶数级反相器的数量与占空比可调节的数量相一致。
32、通过调节第二偶数级反相器的数量以改变时钟信号占空比调节电路可实现的时钟信号占空比调节的数量，选择灵活，实现简单。
33、优选的，每一个所述第二偶数级反相器中反向器的数量与所述输出时钟信号高电平的持续时间正相关。
34、通过改变第二偶数级反相器反向器的级数实现对输出时钟信号高电平输出时间的控制，以及对时钟信号占空比的调节。
35、优选的，所述选通电路的通道数量大于等于所述占空比可调节的数量。
36、选通电路通道的数量大于等于占空比可调节数量，以满足时钟信号占空比调节的需求。
37、第二方面，一种低压高速sram，所述sram包括以上所述的时钟信号占空比调节电路，用于对所述sram的时钟信号占空比进行调节。
38、将本技术的时钟信号占空比调节电路应用于低压高速sram，灵活调节低压高速sram内部的时钟信号的占空比，进一步提高工作频率。
39、本技术提供了时钟信号占空比调节电路。所述电路包括基本模块、调节模块和可选延迟模块，基本模块用于接入初始时钟信号和调节模块输出的第一调节信号和第四调节信号以生成输出时钟信号；调节模块用于接入初始时钟信号和使能信号，以及可选延迟模块输出的第三调节信号和基本模块输出的第二时钟信号，输出第一调节信号和第四调节信号以对基本模块接收的初始时钟信号进行占空比调节；可选延迟模块用于接入第二时钟信号，以及根据控制信号进行信号通道选择，并对第二时钟信号进行延时运算后经所选择的信号通道输出第三调节信号并输入所述调节模块。本技术提供的时钟信号占空比调节电路通过使能信号和控制信号的作用以对初始时钟信号进行占空比调节，并根据控制信号实现不同时钟信号占空比的调节。且本技术的时钟信号占空比调节电路架构简单、调节灵活，且能够满足多种占空比调节需求的时钟信号占空比调节电路。