半导体器件和包括该半导体器件的电子系统的制作方法

本公开的方面涉及半导体器件和包括该半导体器件的电子系统。

背景技术：

1、越来越需要被配置为存储高容量数据以在需要数据存储的电子系统中使用的半导体器件。因此，已经研究了用于增加半导体器件的数据存储容量的方法。例如，所提出的一种用于增加半导体器件的数据存储容量的方法包括三维地而不是二维地布置存储单元。

技术实现思路

1、一些示例实施例提供具有改善的电特性和改善的可靠性的半导体器件。

2、一些示例实施例提供电子系统，该电子系统包括具有改善的电特性和改善的可靠性的半导体器件。

3、根据一些示例实施例，一种半导体器件可以包括：外围电路区，包括第一衬底、第一衬底上的电路器件、以及电连接到电路器件的第一互连结构；以及存储单元区，与外围电路区重叠。存储单元区可以包括：第二衬底；在垂直于第二衬底的上表面的竖直方向上堆叠的栅电极和层间绝缘层的堆叠；以及沟道结构，延伸穿过堆叠并包括沟道层。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、第二栅电极上的第三栅电极、第三栅电极上的第四栅电极、以及第四栅电极上的第五栅电极。层间绝缘层可以包括第一层间绝缘层、第一层间绝缘层上的第二层间绝缘层、第二层间绝缘层上的第三层间绝缘层、第三层间绝缘层上的第四层间绝缘层、以及第四层间绝缘层上的第五层间绝缘层。每一个第四栅电极的厚度可以大于每一个第三栅电极的厚度。每一个第二层间绝缘层的厚度可以大于每一个第三层间绝缘层的厚度。

4、根据一些示例实施例，一种半导体器件可以包括：堆叠结构，包括在竖直方向上重复且交替地堆叠的栅电极和层间绝缘层；以及沟道结构，延伸穿过堆叠结构。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、以及第二栅电极上的第三栅电极。每一个第一栅电极具有第一厚度。每一个第二栅电极的第二厚度可以大于第一厚度。每一个第三栅电极的第三厚度可以小于第二厚度。

5、根据一些示例实施例，一种电子系统可以包括：半导体器件，包括：外围电路区，该外围电路区包括第一衬底、第一衬底上的电路器件、以及电连接到电路器件的第一互连结构；以及存储单元区，与外围电路区重叠；输入/输出焊盘，电连接到电路器件；以及控制器，通过输入/输出焊盘电连接到半导体器件，并且控制半导体器件。存储单元区可以包括：栅电极，在第一区域上在垂直于第二衬底的上表面的第一方向上堆叠并彼此间隔开；层间绝缘层，与栅电极交替地堆叠；以及沟道结构，穿透栅电极，该沟道结构垂直于第二衬底延伸，并且包括沟道层。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、第二栅电极上的第三栅电极、第三栅电极上的第四栅电极、以及第四栅电极上的第五栅电极。层间绝缘层可以包括第一层间绝缘层、第一层间绝缘层上的第二层间绝缘层、第二层间绝缘层上的第三层间绝缘层、第三层间绝缘层上的第四层间绝缘层、以及第四层间绝缘层上的第五层间绝缘层。每一个第四栅电极的厚度可以大于每一个第三栅电极的厚度，并且每一个第二层间绝缘层的厚度可以大于每一个第三层间绝缘层的厚度。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，每一个所述第四栅电极的所述第一厚度是每一个所述第三栅电极的所述第二厚度的约1.005倍至约1.1倍，并且

3.根据权利要求1所述的半导体器件，其中，所述第一栅电极、所述第二栅电极和所述第五栅电极中的每一个具有与每一个所述第三栅电极的所述第二厚度基本相同的厚度。

4.根据权利要求1所述的半导体器件，其中，每一个所述第一层间绝缘层的第五厚度大于每一个所述第三层间绝缘层的所述第四厚度。

5.根据权利要求1所述的半导体器件，其中，每一个所述第五栅电极的第六厚度大于每一个所述第三栅电极的所述第二厚度。

6.根据权利要求1所述的半导体器件，其中，每一个所述第一层间绝缘层的第五厚度大于每一个所述第三层间绝缘层的所述第四厚度，并且

7.根据权利要求1所述的半导体器件，其中，所述沟道结构还包括分别面向所述栅电极的存储单元，

8.根据权利要求7所述的半导体器件，其中，每一个所述第一存储单元是三级单元tlc，并且

9.根据权利要求1所述的半导体器件，其中，所述栅电极还包括所述第五栅电极上的串选择栅电极，并且

10.根据权利要求1所述的半导体器件，其中，所述栅电极还包括所述第一栅电极下方的地选择栅电极，并且

11.根据权利要求1所述的半导体器件，其中，所述栅电极还包括所述第五栅电极上的擦除栅电极，并且

12.根据权利要求1所述的半导体器件，其中，所述存储单元区还包括分别电连接到所述第一栅电极、所述第二栅电极、所述第三栅电极、所述第四栅电极和所述第五栅电极的第一栅接触部、第二栅接触部、第三栅接触部、第四栅接触部和第五栅接触部。

13.根据权利要求12所述的半导体器件，其中，彼此相邻的第四栅接触部的下表面与所述第二衬底的表面的距离差大于彼此相邻的第三栅接触部的下表面与所述第二衬底的表面的距离差。

14.根据权利要求12所述的半导体器件，其中，彼此相邻的第二栅接触部的下表面与所述第二衬底的表面的距离差大于所述第三栅接触部之中的彼此相邻的第三栅接触部的下表面与所述第二衬底的表面的距离差。

15.根据权利要求1所述的半导体器件，其中，所述第一栅电极和所述第一层间绝缘层在所述竖直方向上重复且交替地堆叠，

16.一种半导体器件，包括：

17.根据权利要求16所述的半导体器件，其中，所述层间绝缘层包括第一层间绝缘层、所述第一层间绝缘层上的第二层间绝缘层、以及所述第二层间绝缘层上的第三层间绝缘层，

18.根据权利要求17所述的半导体器件，其中，所述第一栅电极和所述第一层间绝缘层在所述竖直方向上重复且交替地堆叠，

19.一种电子系统，包括：

20.根据权利要求19所述的电子系统，其中，所述第一栅电极、所述第二栅电极和所述第五栅电极中的每一个具有与每一个所述第三栅电极的所述第二厚度基本相同的厚度，并且

技术总结
一种半导体器件，包括外围电路区和存储单元区。存储单元区可以包括：堆叠结构，包括在竖直方向上重复且交替地堆叠的栅电极和层间绝缘层；以及沟道结构，穿透堆叠结构。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、以及第二栅电极上的第三栅电极。每一个第一栅电极可以具有第一厚度。每一个第二栅电极的第二厚度可以大于第一厚度。每一个第三栅电极的第三厚度可以小于第二厚度。

技术研发人员：尹泳植,李东植,金是完,李昭悧,朴凤泰,沈载株
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/2/1