差动输入电路及放大器的制作方法

本说明书中所揭露的发明涉及一种差动输入电路及具有所述差动输入电路的放大器。

背景技术：

1、以往，作为能够实现rail to rail(轨对轨)输入的差动输入电路，已知有图10所示的差动输入电路(例如参考非专利文献1)。

2、图10所示的差动输入电路具有输入端子t11及t12、由pmos(p-channel metaloxide semiconductor：p通道型金属氧化物半导体)晶体管q11及q12构成的pmos差动输入对、及由nmos(n-channel metal oxide semiconductor：n通道型金属氧化物半导体)晶体管q13及q14构成的nmos差动输入对。输入端子t11连接于pmos晶体管q11及nmos晶体管q13的各栅极。输入端子t12连接于pmos晶体管q12及nmos晶体管q14的各栅极。

3、图10所示的差动输入电路还具有构成为被施加电压vdd的电源线ln11、构成为被施加低于电压vdd的电压vss的电源线ln12、设置于电源线ln11与pmos差动输入对之间的恒定电流源cs11、及设置于nmos差动输入对与电源线ln12之间的恒定电流源cs12。

4、[背景技术文献]

5、[非专利文献]

6、[非专利文献1]谷口研二著，《面向lsi设计者的cmos模拟电路入栅极》，第3版，cq出版股份有限公司，2005年9月1日，p.202

技术实现思路

1、[发明所要解决的问题]

2、图10所示的差动输入电路具有电路构成简单的优点。然而，因为图10所示的差动输入电路如图11所示般有pmos差动输入对及nmos差动输入对同时动作的同相输入电压的区域r1，所以与同相输入电压相应的放大率大幅变化，动作稳定性变差。

3、[解决问题的技术手段]

4、本说明书中所揭露的差动输入电路具有：p通道型场效应晶体管差动输入对；n通道型场效应晶体管差动输入对；第1电源线，构成为被施加第1电压；第2电源线，构成为被施加低于所述第1电压的第2电压；第1p通道型场效应晶体管；恒定电流源，设置于所述第1电源线、所述p通道型场效应晶体管差动输入对及所述第1p通道型场效应晶体管之间；电流镜电路，设置于所述第1p通道型场效应晶体管、所述n通道型场效应晶体管差动输入对及所述第2电源线之间；及逻辑电路，构成为将二值化后的逻辑信号供给到所述第1p通道型场效应晶体管的栅极。

5、本说明书中所揭露的放大器具有所述构成的差动输入电路。

6、[发明的效果]

7、根据本说明书中所揭露的发明，能够实现动作稳定性优异的差动输入电路及具有所述差动输入电路的放大器。

技术特征：

1.一种差动输入电路，具有：

2.根据权利要求1所述的差动输入电路，其中所述逻辑信号的高电平是所述第1电压，所述逻辑信号的低电平是所述第2电压。

3.根据权利要求1所述的差动输入电路，具有：第1比较器，构成为比较第1输入电压与基准电压；及

4.根据权利要求3所述的差动输入电路，其中所述逻辑电路是nand栅极。

5.根据权利要求3所述的差动输入电路，其还具备：第2p通道型场效应晶体管；且

6.根据权利要求5所述的差动输入电路，其中所述基准电压是与所述第1电压及所述第2p通道型场效应晶体管的栅极-源极间电压相应的值。

7.一种放大器，具有如权利要求1到6中任一权利要求所述的差动输入电路。

技术总结
本揭露涉及一种差动输入电路及放大器。目的在于提供一种动作稳定性优异的差动输入电路。本揭露的差动输入电路具有：P通道型FET差动输入对；N通道型FET差动输入对；第1电源线，构成为被施加第1电压；第2电源线，构成为被施加低于所述第1电压的第2电压；第1P通道型FET；恒定电流源，设置于所述第1电源线、所述P通道型FET差动输入对及所述第1P通道型FET之间；电流镜电路，设置于所述第1P通道型FET、所述N通道型FET差动输入对及所述第2电源线之间；及逻辑电路，构成为将二值化后的逻辑信号供给到所述第1P通道型FET的栅极。

技术研发人员：浅川将辉
受保护的技术使用者：罗姆股份有限公司
技术研发日：
技术公布日：2024/3/4