本申请涉及时钟切换,尤其涉及一种无毛刺时钟切换电路。
背景技术:
1、现代soc(system on chip,片上系統)为了追求高性能和低功耗,都会采用多个时钟。例如,为了加速电路的启动速度,在pll(phase-locked loop,锁相环)产生稳定的高速时钟之前,会让电路先工作在低速的片外输入时钟下,等pll锁定后再切换到高速时钟下。为了达到低功耗的目的,在芯片工作时会选择高速时钟,而当芯片待机时则会切换到低速时钟下。要实现时钟切换,需要采用对应的时钟切换电路。
2、图1为现有的无毛刺时钟切换电路的结构示意图,如图1所示,所述电路包括6个逻辑门(四个与门、一个非门及一个或门)和6个d触发器,clk_a和clk_b为两路时钟信号,sel为时钟选择信号。上述方案的缺点如下:
3、1、电路用到的逻辑单元和触发器多,导致电路面积过大;
4、2、时钟切换时,输出时钟信号(即clk_mux)上会有很长的一段时间没有时钟,导致电路响应时间过长,响应速度过慢。
技术实现思路
1、本申请提供一种无毛刺时钟切换电路,以在减少电路元件的同时缩短无时钟的间隔时间,进而缩小电路面积,提高电路的响应速度。
2、本申请提供一种无毛刺时钟切换电路,所述电路包括:
3、时钟同步子电路、时钟门控子电路和时钟输出子电路;
4、所述时钟同步子电路用于对时钟选择信号进行同步处理,得到第一门控信号和第二门控信号;所述第二门控信号与所述第一门控信号反相;
5、所述时钟门控子电路用于基于所述第一门控信号对第一时钟信号进行门控操作得到第一门控时钟信号,同时基于所述第二门控信号对第二时钟信号进行门控操作得到第二门控时钟信号;
6、所述时钟输出子电路用于基于所述第一门控时钟信号和所述第二门控时钟信号输出时钟切换结果。
7、根据本申请提供的一种无毛刺时钟切换电路,所述时钟同步子电路包括两级同步器及同步器控制时钟生成单元;
8、所述同步器控制时钟生成单元用于基于第一时钟信号和第二时钟信号生成同步器控制时钟信号;
9、所述两级同步器用于基于所述同步器控制时钟信号对时钟选择信号进行同步处理。
10、根据本申请提供的一种无毛刺时钟切换电路,所述同步器控制时钟生成单元为或非门;
11、所述或非门的第一输入端用于输入第一时钟信号,所述或非门的第二输入端用于输入第二时钟信号,所述或非门的输出端用于输出同步器控制时钟信号。
12、根据本申请提供的一种无毛刺时钟切换电路,所述两级同步器包括第一d触发器和第二d触发器;
13、所述第一d触发器用于对时钟选择信号进行首次同步处理得到中间时钟选择信号;
14、所述第二d触发器用于对所述中间时钟选择信号进行二次同步处理得到第一门控信号和第二门控信号。
15、根据本申请提供的一种无毛刺时钟切换电路,所述第一d触发器和第二d触发器的时钟输入端均与所述或非门的输出端连接;
16、所述第一d触发器的数据输入端用于输入时钟选择信号,所述第一d触发器的数据输出端与第二d触发器的数据输入端连接;
17、所述第二d触发器的数据输出端和反向数据输出端分别用于输出第一门控信号和第二门控信号。
18、根据本申请提供的一种无毛刺时钟切换电路,所述第一d触发器和所述第二d触发器均为上升沿触发器。
19、根据本申请提供的一种无毛刺时钟切换电路,所述时钟门控子电路包括第一门控单元和第二门控单元;
20、所述第一门控单元用于基于所述第一门控信号对第一时钟信号进行门控操作得到第一门控时钟信号;
21、所述第二门控单元用于基于所述第二门控信号对第二时钟信号进行门控操作得到第二门控时钟信号。
22、根据本申请提供的一种无毛刺时钟切换电路,所述第一门控单元为第一与门,所述第二门控单元为第二与门;
23、所述第一与门的第一输入端用于输入第一时钟信号,所述第一与门的第二输入端与所述第二d触发器的数据输出端连接以接收第一门控信号,所述第一与门的输出端用于输出第一门控时钟信号;
24、所述第二与门的第一输入端用于输入第二时钟信号,所述第二与门的第二输入端与所述第二d触发器的反向数据输出端连接以接收第二门控信号,所述第二与门的输出端用于输出第二门控时钟信号。
25、根据本申请提供的一种无毛刺时钟切换电路,所述时钟输出子电路为或门,所述或门用于对第一门控信号和第二门控信号进行逻辑或操作以得到时钟切换结果。
26、根据本申请提供的一种无毛刺时钟切换电路,所述或门的第一输入端与所述第一与门的输出端连接,所述或门的第二输入端与所述第二与门的输出端连接。
27、本申请提供的无毛刺时钟切换电路,所述电路包括:时钟同步子电路、时钟门控子电路和时钟输出子电路;所述时钟同步子电路用于对时钟选择信号进行同步处理,得到第一门控信号和第二门控信号;所述第二门控信号与所述第一门控信号反相;所述时钟门控子电路用于基于所述第一门控信号对第一时钟信号进行门控操作得到第一门控时钟信号,同时基于所述第二门控信号对第二时钟信号进行门控操作得到第二门控时钟信号;所述时钟输出子电路用于基于所述第一门控时钟信号和所述第二门控时钟信号输出时钟切换结果,能在减少电路元件的同时缩短无时钟的间隔时间,进而缩小电路面积,提高电路的响应速度。
1.一种无毛刺时钟切换电路,其特征在于,所述电路包括:
2.根据权利要求1所述的无毛刺时钟切换电路,其特征在于,所述时钟同步子电路包括两级同步器及同步器控制时钟生成单元;
3.根据权利要求2所述的无毛刺时钟切换电路,其特征在于,所述同步器控制时钟生成单元为或非门;
4.根据权利要求3所述的无毛刺时钟切换电路,其特征在于,所述两级同步器包括第一d触发器和第二d触发器;
5.根据权利要求4所述的无毛刺时钟切换电路,其特征在于,所述第一d触发器和第二d触发器的时钟输入端均与所述或非门的输出端连接;
6.根据权利要求5所述的无毛刺时钟切换电路,其特征在于,所述第一d触发器和所述第二d触发器均为上升沿触发器。
7.根据权利要求6所述的无毛刺时钟切换电路,其特征在于,所述时钟门控子电路包括第一门控单元和第二门控单元;
8.根据权利要求7所述的无毛刺时钟切换电路,其特征在于,所述第一门控单元为第一与门,所述第二门控单元为第二与门;
9.根据权利要求8所述的无毛刺时钟切换电路,其特征在于,所述时钟输出子电路为或门,所述或门用于对第一门控信号和第二门控信号进行逻辑或操作以得到时钟切换结果。
10.根据权利要求9所述的无毛刺时钟切换电路,其特征在于,所述或门的第一输入端与所述第一与门的输出端连接,所述或门的第二输入端与所述第二与门的输出端连接。