集成电路装置和包括该集成电路装置的电子系统的制作方法

本发明构思的各方面涉及一种集成电路装置和包括该集成电路装置的电子系统，并且更具体地，涉及一种包括非易失性竖直存储器装置的集成电路装置和包括该集成电路装置的电子系统。

背景技术：

1、为了满足高性能和经济可行性，增加集成电路装置的集成密度是有帮助的。具体地，存储器装置的集成密度是决定产品经济可行性的重要因素。二维(2d)存储器装置的集成密度主要由存储器单元单位的面积决定，并且因此受微图案化技术水平的影响很大。然而，由于需要昂贵的设备来形成微图案并且芯片管芯的面积有限，因此尽管2d存储器装置的集成密度正在增加，但是其仍然有限。因此，需要具有三维(3d)结构的竖直存储器装置。

技术实现思路

1、本发明构思的各方面提供一种集成电路装置和包括该集成电路装置的电子系统，该集成电路装置通过加宽具有高纵横比的沟道孔的上部并在具有三维(3d)结构的竖直存储器装置中形成焊盘图案来改善存储器单元特性。

2、本发明构思不限于上面提到的内容，并且本领域技术人员从下面的描述中将清楚地理解本发明构思。

3、根据本发明构思的一方面，一种集成电路装置包括：半导体衬底上的多条导线，多条导线在水平方向上延伸并在竖直方向上彼此重叠；在竖直方向上与多条导线交替并在水平方向上延伸的多个绝缘层；以及在竖直方向上延伸穿过多条导线和多个绝缘层的沟道结构。沟道结构包括芯绝缘层、芯绝缘层的侧壁和底表面上的沟道层、沟道层的外侧壁上的信息存储层、以及覆盖芯绝缘层的顶表面的焊盘图案。焊盘图案接触沟道层的外侧壁的一部分和信息存储层的最顶表面。

4、根据本发明构思的另一方面，一种集成电路装置包括：半导体衬底，其包括单元区和与单元区相邻的连接区；栅极堆叠件，其在第一方向和第二方向上延伸，包括多条导线和多个绝缘层，并且在连接区中具有台阶结构，第一方向和第二方向平行于半导体衬底的顶表面并且彼此交叉，多条导线和多个绝缘层在与半导体衬底的顶表面正交的第三方向上交替地堆叠；沟道结构，其在单元区中并且在第三方向上延伸穿过栅极堆叠件；以及多个接触插塞，其位于连接区中并且分别接触多条导线的相应端部。沟道结构包括芯绝缘层、芯绝缘层的侧壁和底表面上的沟道层、沟道层的外侧壁上的铁电层、铁电层的外侧壁上的电介质层、以及覆盖芯绝缘层的顶表面的焊盘图案，焊盘图案接触沟道层的外侧壁的一部分和铁电层的最顶表面，并且多条导线中的最上面的导线的侧壁面对焊盘图案的侧壁。

5、根据本发明构思的另一方面，一种电子系统包括主板、主板上的集成电路装置、以及位于主板上并电连接到集成电路装置的控制器。集成电路装置包括：半导体衬底上的多条导线，多条导线在水平方向上延伸并且在竖直方向上彼此重叠；多个绝缘层，其在竖直方向上与多条导线交替并且在水平方向上延伸；以及沟道结构，其在竖直方向上延伸穿过多条导线和多个绝缘层。沟道结构包括芯绝缘层、芯绝缘层的侧壁和底表面上的沟道层、沟道层的外侧壁上的信息存储层、以及覆盖芯绝缘层的顶表面的焊盘图案，并且焊盘图案接触沟道层的外侧壁的一部分和信息存储层的最顶表面。

技术特征：

1.一种集成电路装置，包括：

2.如权利要求1所述的集成电路装置，其中，从所述焊盘图案的最顶表面到所述信息存储层的最顶表面的第一竖直长度大于从所述焊盘图案的最顶表面到所述沟道层的最顶表面的第二竖直长度。

3.如权利要求2所述的集成电路装置，其中，所述焊盘图案的外侧壁与所述信息存储层的外侧壁共面。

4.如权利要求1所述的集成电路装置，其中，所述沟道层的最顶表面具有相对于所述水平方向的成角度的形状，并且所述芯绝缘层沿着所述最顶表面布置。

5.如权利要求1所述的集成电路装置，其中，所述信息存储层的最顶表面具有相对于所述水平方向的成角度的形状，并且所述焊盘图案沿着所述最顶表面布置。

6.如权利要求1所述的集成电路装置，其中，所述芯绝缘层的第一部分的第一水平宽度小于所述芯绝缘层的第二部分的第二水平宽度，其中，所述芯绝缘层的所述第一部分的侧壁接触所述沟道层，并且所述芯绝缘层的所述第二部分的侧壁接触所述焊盘图案。

7.如权利要求6所述的集成电路装置，其中，所述芯绝缘层的所述第二部分的最顶表面具有弯曲形状，并且所述焊盘图案沿着所述芯绝缘层的所述第二部分的所述弯曲形状布置。

8.如权利要求1所述的集成电路装置，其中：

9.如权利要求8所述的集成电路装置，其中，所述串选择线的底表面的竖直水平等于所述焊盘图案的最底表面的竖直水平。

10.如权利要求1所述的集成电路装置，其中，所述信息存储层包括铁电材料。

11.一种集成电路装置，包括：

12.如权利要求11所述的集成电路装置，其中：

13.如权利要求12所述的集成电路装置，其中：

14.如权利要求12所述的集成电路装置，其中：

15.如权利要求11所述的集成电路装置，其中：

16.如权利要求11所述的集成电路装置，其中，所述芯绝缘层的第一部分的第一水平宽度小于所述芯绝缘层的第二部分的第二水平宽度，其中，所述芯绝缘层的所述第一部分的侧壁接触所述沟道层，并且所述芯绝缘层的所述第二部分的侧壁接触所述焊盘图案。

17.如权利要求16所述的集成电路装置，其中：

18.如权利要求11所述的集成电路装置，其中，所述沟道层的最顶表面的竖直水平高于所述铁电层的最顶表面的竖直水平。

19.一种电子系统，包括：

20.如权利要求19所述的电子系统，其中：

技术总结
提供了一种集成电路装置和电子系统。该集成电路装置包括：半导体衬底上的多条导线，多条导线在水平方向上延伸并且在竖直方向上彼此重叠；多个绝缘层，其与多条导线在竖直方向上交替并且在水平方向上延伸；以及沟道结构，其在竖直方向上延伸穿过多条导线和多个绝缘层。沟道结构包括芯绝缘层、芯绝缘层的侧壁和底表面上的沟道层、沟道层的外侧壁上的信息存储层、以及覆盖芯绝缘层的顶表面的焊盘图案。焊盘图案接触沟道层的外侧壁的一部分和信息存储层的最顶表面。

技术研发人员：崔贤默,朴玄睦,金志红
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/3/27