半导体装置和制造方法与流程

本发明构思涉及半导体装置及其制造方法。

背景技术：

1、电子技术的不断进步使高性能装置能够响应于终端用户需求而小型化。因此，需要对构成的半导体装置越来越多地集成，同时提供高性能功能。

2、动态随机存取存储器(ram)(dram)是一种易失性半导体存储器。dram存储器单元通常包括电容器，该电容器必须提供出色的电气特性同时促进持续的集成工作。

技术实现思路

1、本发明构思的实施例提供了半导体装置，其特征在于出色的电气性能和提高的生产能力。

2、根据本发明构思的一方面，一种半导体装置可包括：下结构；

3、下结构上的下电极，其中，每个下电极包括第一下电极和在第一下电极上并且电连接至第一下电极的第二下电极；覆盖下电极的上电极；

4、以及下电极与上电极之间电介质膜，其中，第一下电极包括柱状部分和在柱状部分上的突出部分，其中，突出部分具有接触第二下电极的复杂形状。

5、根据本发明构思的一方面，一种半导体装置可包括：下结构，其包括晶体管；以及上结构，其在下结构上并且电连接至晶体管。上结构可包括：下结构上的第一下电极和第一下电极上的第二下电极；上电极，其与第一下电极通过电介质层在侧向上分离；以及第一支承层，其水平地延伸穿过上电极，以接触第一下电极的侧表面，其中，第一下电极包括柱状部分和在柱状部分上的突出部分，其中，突出部分具有接触第二下电极的复杂形状。

6、根据本发明构思的一方面，一种半导体装置可包括：下结构；下结构上的下电极，其中，每个下电极包括第一下电极和在第一下电极上并且电连接至第一下电极的第二下电极；下结构上的上电极；蚀刻停止层，其水平地延伸以接触下电极；以及下电极与上电极之间的电介质膜，其中，第一下电极包括柱状部分和在柱状部分上并且一体地连接至柱状部分的突出部分，突出部分具有倾斜的侧表面，并且蚀刻停止层接触突出部分的倾斜的侧表面的至少一部分。

7、根据本发明构思的一方面，一种制造半导体装置的方法可包括：形成包括晶体管的下结构；通过在下结构上交替地堆叠下模制层和初始支承层形成堆叠结构；形成穿过堆叠结构的第一下电极；在第一下电极上部形成具有复杂形状的突出部分；在堆叠结构上形成上模制层；以及形成穿过上模制层并且接触第一下电极的突出部分的第二下电极。

技术特征：

1.一种半导体装置，包括：

2.根据权利要求1所述的半导体装置，其中，所述突出部分具有圆锥形状，并且

3.根据权利要求1所述的半导体装置，其中，所述突出部分的宽度随着相对于所述下结构的距离增加而逐渐减小。

4.根据权利要求1所述的半导体装置，其中，所述突出部分的上表面的至少一部分接触所述第二下电极。

5.根据权利要求1所述的半导体装置，其中，所述第二下电极的至少一部分不与所述第一下电极竖直地重叠。

6.根据权利要求1所述的半导体装置，还包括：

7.根据权利要求6所述的半导体装置，其中，所述第二下电极的下表面被所述突出部分和所述蚀刻停止层覆盖。

8.根据权利要求6所述的半导体装置，其中，所述蚀刻停止层包括sin、sicn和sibn中的至少一者。

9.根据权利要求1所述的半导体装置，其中，所述下电极中的每一个还包括：在所述第二下电极上并且电连接至所述第二下电极的第三下电极，并且

10.根据权利要求9所述的半导体装置，其中，在平面图中，所述第三下电极具有与所述第二下电极错位的部分。

11.一种半导体装置，包括：

12.根据权利要求11所述的半导体装置，其中，所述蚀刻停止层的厚度比所述至少一个支承层中的每一个的厚度薄。

13.根据权利要求11所述的半导体装置，其中，所述至少一个支承层包括sin或sicn，并且

14.根据权利要求11所述的半导体装置，其中，所述蚀刻停止层包围所述突出部分的侧表面的至少一部分。

15.根据权利要求11所述的半导体装置，其中，所述突出部分的平面面积在沿所述竖直方向远离在远离所述第一下电极的柱状部分的方向上减小，并且

16.根据权利要求11所述的半导体装置，其中，所述至少一个支承层中的每一个与所述蚀刻停止层间隔开。

17.根据权利要求16所述的半导体装置，其中，所述上电极包括填充在所述至少一个支承层与所述蚀刻停止层间之间的部分。

18.一种半导体装置，包括：

19.根据权利要求18所述的半导体装置，其中，所述蚀刻停止层在包围所述突出部分的下区的同时暴露出所述突出部分的上区，并且

20.根据权利要求19所述的半导体装置，其中，所述第二下电极的中心轴从所述突出部分的中心轴在侧向上偏移。

技术总结
一种半导体装置包括：下结构；下结构上的下电极，其中，每下电极包括第一下电极和在第一下电极上并且电连接至第一下电极的第二下电极；覆盖下电极的上电极；以及下电极与上电极之间电介质膜，其中，第一下电极包括柱状部分和在柱状部分上的突出部分，其中，突出部分具有接触第二下电极的复杂形状。

技术研发人员：李建烨,金东昱,金亮阧,南象基,朴相郁,徐旻揆,李到瑾,张圣虎,洪定杓
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/4/29