1.一种时钟吞脉冲电路，其特征在于，包括：
2.根据权利要求1所述的时钟吞脉冲电路，其特征在于，所述吞脉冲控制信号产生模块包括：
3.根据权利要求2所述的时钟吞脉冲电路，其特征在于，所述触发同步单元包括第一d触发器、第二d触发器及第三d触发器，所述第一d触发器的时钟输入端接所述吞脉冲信号，所述第一d触发器的数据输入端接所述第一d触发器的数据输出负端，所述第一d触发器的数据输出负端输出所述翻转脉冲信号，所述第一d触发器的数据输出负端接所述第二d触发器的数据输入端，所述第二d触发器的时钟输入端接所述第一时钟信号，所述第二d触发器的数据输出正端接所述第三d触发器的数据输入端，所述第三d触发器的时钟输入端接所述第一时钟信号，所述第三d触发器的数据输出正端输出所述第一翻转脉冲信号，所述第三d触发器的数据输出负端输出所述第二翻转脉冲信号。
4.根据权利要求2所述的时钟吞脉冲电路，其特征在于，所述锁存触发单元包括第一或非门、第二或非门、第四d触发器及第五d触发器，所述第一或非门的第一输入端接所述第一翻转脉冲信号，所述第一或非门的输出端接所述第四d触发器的数据输入端，所述第四d触发器的时钟输入端接所述第一时钟信号，所述第四d触发器的数据输出正端输出所述第一同步脉冲信号，所述第二或非门的第一输入端接所述第四d触发器的数据输出正端，所述第二或非门的第二输入端接所述第二翻转脉冲信号，所述第二或非门的输出端接所述第五d触发器的数据输入端，所述第五d触发器的时钟输入端接所述第一时钟信号，所述第五d触发器的数据输出正端输出所述第二同步脉冲信号，所述第五d触发器的数据输出正端还接所述第一或非门的第二输入端。
5.根据权利要求2所述的时钟吞脉冲电路，其特征在于，所述同步输出单元包括第六d触发器、第七d触发器、第一缓冲器及第二缓冲器，所述第六d触发器的数据输入端接所述第一同步脉冲信号，所述第六d触发器的时钟输入端接所述第二时钟信号，所述第六d触发器的数据输出正端接所述第一缓冲器的输入端，所述第一缓冲器的输出端输出所述第一吞脉冲控制信号，所述第七d触发器的数据输入端接所述第二同步脉冲信号，所述第七d触发器的时钟输入端接所述第三时钟信号，所述第七d触发器的数据输出正端接所述第二缓冲器的输入端，所述第二缓冲器的输出端输出所述第二吞脉冲控制信号。
6.根据权利要求1所述的时钟吞脉冲电路，其特征在于，所述吞脉冲模块包括：
7.根据权利要求6所述的时钟吞脉冲电路，其特征在于，所述时钟信号处理单元包括第三缓冲器、第四缓冲器、第一反相器及第二反相器，所述第三缓冲器的输入端接所述输入时钟信号，所述第三缓冲器的输出端输出所述第一时钟信号，所述第三缓冲器的输出端接所述第四缓冲器的输入端，所述第四缓冲器的输出端输出所述第一同步时钟信号，所述第一反相器的输入端接所述第三缓冲器的输出端，所述第一反相器的输出端输出所述第二时钟信号，所述第二反相器的输入端接所述第三缓冲器的输出端，所述第二反相器的输出端输出所述第三时钟信号。
8.根据权利要求6所述的时钟吞脉冲电路，其特征在于，所述反相单元包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管及第四nmos管，所述第一pmos管的源极接电源电压，所述第一pmos管的栅极接所述第二吞脉冲控制信号，所述第一pmos管的漏极接所述第二pmos管的源极，所述第二pmos管的栅极接所述第一同步时钟信号，所述第二pmos管的漏极接所述第一nmos管的漏极，所述第一nmos管的栅极接所述第二pmos管的栅极，所述第一nmos管的源极接所述第二nmos管的漏极，所述第二nmos管的栅极接所述第一吞脉冲控制信号，所述第二nmos管的源极接地，所述第三pmos管的源极接所述电源电压，所述第三pmos管的栅极接所述第一吞脉冲控制信号，所述第三pmos管的漏极接所述第四pmos管的源极，所述第四pmos管的栅极接所述第一同步时钟信号，所述第四pmos管的漏极接所述第三nmos管的漏极，所述第三nmos管的栅极接所述第四pmos管的栅极，所述第三nmos管的源极接所述第四nmos管的漏极，所述第四nmos管的栅极接所述第二吞脉冲控制信号，所述第四nmos管的源极接地，所述第四pmos管的漏极还接所述第二pmos管的漏极，所述第四pmos管的漏极输出所述第二同步时钟信号。
9.根据权利要求6所述的时钟吞脉冲电路，其特征在于，所述上拉单元包括第五pmos管及第六pmos管，所述第五pmos管的源极接电源电压，所述第五pmos管的栅极接所述第二吞脉冲控制信号，所述第五pmos管的漏极接所述第六pmos管的源极，所述第六pmos管的栅极接所述第一吞脉冲控制信号，所述第六pmos管的漏极接所述第二同步时钟信号。
10.根据权利要求6所述的时钟吞脉冲电路，其特征在于，所述缓冲反相单元包括第五缓冲器及第三反相器，所述第五缓冲器的输入端接所述第二同步时钟信号，所述第五缓冲器的输出端接所述第三反相器的输入端，所述第三反相器的输出端对外输出所述输出时钟信号。
11.一种电子设备，其特征在于，包括如权利要求1-10中任一项所述的时钟吞脉冲电路，通过所述时钟吞脉冲电路实现多个时钟信号之间的同步。