上电复位电路的制作方法

本发明涉及无线通信，特别是涉及一种上电复位电路。

背景技术：

1、上电复位电路用于检测电源电压并输出复位信号，被广泛应用于各种电子电路中。常规的上电复位电路通过小电流对大电容充电的方式实现复位信号的延时输出，在不同的温度、电源电压和电源电压的上电波形下，常规的上电复位电路的复位信号延时时间有非常大的差异，进而不能准确检测电源电压并准确输出复位信号。

2、因此，目前亟需一种输出的复位信号几乎不受温度和电源电压上电波形影响的上电复位技术方案。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种上电复位电路，用于解决传统上电复位电路在不能准确检测电源电压且输出的复位信号受温度和电源电压上电波形影响较大的问题。

2、为实现上述目的及其它相关目的，本发明提供的技术方案如下。

3、一种上电复位电路，包括：

4、电压采样模块，接电源电压，当所述电源电压大于或者等于第一阈值时启动，对所述电源电压进行电阻采样，得到采样信号；

5、反相模块，正电源端接所述电源电压，负电源端接地，输入端接所述采样信号，对所述采样信号进行反相处理，得到控制信号；

6、输出上拉模块，正电源端接所述电源电压，负电源端接地，输入端接所述控制信号，在所述控制信号的控制下，对输出的复位信号进行上拉处理；

7、其中，所述电源电压上电时由零逐渐增大，当所述电源电压小于第二阈值时，所述采样信号未达到翻转阈值，所述复位信号被地下拉到地电位，当所述电源电压大于或者等于所述第二阈值时，所述采样信号达到所述翻转阈值，所述控制信号发生翻转，使得所述复位信号由地电位上拉到所述电源电压，所述第二阈值大于所述第一阈值。

8、可选地，当所述电源电压小于所述第一阈值时，所述电压采样模块保持关闭，所述采样信号为零，所述控制信号为所述电源电压，所述复位信号被地下拉到地电位。

9、可选地，当所述电源电压大于或者等于所述第一阈值且小于所述第二阈值时，所述电压采样模块启动，所述采样信号由零逐渐增大，但所述采样信号未达到所述翻转阈值，所述控制信号仍为所述电源电压，所述复位信号被地下拉到地电位。

10、可选地，当所述电源电压大于或者等于所述第二阈值时，所述电压采样模块启动，所述采样信号增大到所述翻转阈值，所述控制信号由所述电源电压翻转为地电位，使得所述复位信号由地电位上拉到所述电源电压。

11、可选地，所述电压采样模块包括第一pmos管、第二pmos管、n个二极管、第一电阻及第二电阻，所述第一pmos管的源极接所述电源电压，所述第一pmos管的栅极接所述第一pmos管的漏极，所述第一pmos管的漏极接第一个所述二极管的阳极，第i个所述二极管的阴极接第i+1个所述二极管的阳极，第n个所述二极管的阴极经串接的所述第一电阻后接地，所述第二pmos管的源极接所述电源电压，所述第二pmos管的栅极接所述第一pmos管的漏极，所述第二pmos管的漏极经串接的所述第二电阻后接地，所述第二pmos管的漏极输出所述采样信号；其中，n为等于或者大于1的整数，i为1～n-1的整数。

12、可选地，所述反相模块包括第三pmos管及第一nmos管，所述第三pmos管的源极接所述电源电压，所述第三pmos管的栅极接所述采样信号，所述第三pmos管的漏极接所述第一nmos管的漏极，所述第一nmos管的栅极接所述第三pmos管的栅极，所述第一nmos管的源极接地，所述第一nmos管的漏极输出所述控制信号。

13、可选地，所述输出上拉模块包括第四pmos管及第三电阻，所述第四pmos管的源极接所述电源电压，所述第四pmos管的栅极接所述控制信号，所述第四pmos管的漏极经串接的所述第三电阻后接地，所述第四pmos管的漏极输出所述复位信号。

14、可选地，所述第一电阻为正温度系数电阻，所述第二电阻为负温度系数电阻，且所述第一电阻的温度系数与所述第二电阻的温度系数配合，以使所述采样信号的温度系数为零；第三电阻为零温度系数电阻。

15、可选地，所述第二阈值的取值与所述第一阈值的取值、所述第一电阻的阻值、所述第二电阻的阻值及所述翻转阈值的取值相关。

16、可选地，所述上电复位电路还包括：

17、正反馈模块，输入端接所述控制信号，输出端接所述采样信号，根据所述控制信号对所述采样信号进行反馈维持，当所述采样信号小于所述翻转阈值时，所述控制信号为所述电源电压，所述正反馈模块保持关闭，当所述采样信号达到所述翻转阈值时，所述控制信号由所述电源电压翻转为地电位，所述正反馈模块开启，将所述采样信号上拉到所述电源电压。

18、可选地，所述正反馈模块包括第五pmos管，所述第五pmos管的源极接所述电源电压，所述第五pmos管的栅极接所述控制信号，所述第五pmos管的漏极接所述采样信号。

19、如上所述，本发明的上电复位电路，至少具有以下有益效果：

20、结合电压采样模块、反相模块及输出上拉模块设计上电复位电路，电源电压上电时由零逐渐增大，当电源电压大于或者等于第一阈值时电压采样模块启动，对电源电压进行电阻采样，得到采样信号，当电源电压小于第二阈值时，采样信号未达到翻转阈值，复位信号被地下拉到地电位，当电源电压大于或者等于第二阈值时，采样信号达到翻转阈值，控制信号发生翻转，使得复位信号由地电位上拉到电源电压，而采样电压完全由电阻采样决定，其始终与电源电压同步，决定复位信号翻转的第二阈值固定，即最终输出的复位信号的翻转点固定，相比于传统方案中由大电容充电实现电源电压采样的技术方案，不需要大电容的容值与复位信号的翻转点进行匹配，也不需要大电容的容值(或者充电时间)与电源电压的上电波形进行匹配，不存在复位信号的翻转点随着电源电压上电波形的变化而波动的情况，不需要大电容充电采样支路，降低了上电复位电路的设计难度、体积与功耗。

技术特征：

1.一种上电复位电路，其特征在于，包括：

2.根据权利要求1所述的上电复位电路，其特征在于，当所述电源电压小于所述第一阈值时，所述电压采样模块保持关闭，所述采样信号为零，所述控制信号为所述电源电压，所述复位信号被地下拉到地电位。

3.根据权利要求2所述的上电复位电路，其特征在于，当所述电源电压大于或者等于所述第一阈值且小于所述第二阈值时，所述电压采样模块启动，所述采样信号由零逐渐增大，但所述采样信号未达到所述翻转阈值，所述控制信号仍为所述电源电压，所述复位信号被地下拉到地电位。

4.根据权利要求3所述的上电复位电路，其特征在于，当所述电源电压大于或者等于所述第二阈值时，所述电压采样模块启动，所述采样信号增大到所述翻转阈值，所述控制信号由所述电源电压翻转为地电位，使得所述复位信号由地电位上拉到所述电源电压。

5.根据权利要求1所述的上电复位电路，其特征在于，所述电压采样模块包括第一pmos管、第二pmos管、n个二极管、第一电阻及第二电阻，所述第一pmos管的源极接所述电源电压，所述第一pmos管的栅极接所述第一pmos管的漏极，所述第一pmos管的漏极接第一个所述二极管的阳极，第i个所述二极管的阴极接第i+1个所述二极管的阳极，第n个所述二极管的阴极经串接的所述第一电阻后接地，所述第二pmos管的源极接所述电源电压，所述第二pmos管的栅极接所述第一pmos管的漏极，所述第二pmos管的漏极经串接的所述第二电阻后接地，所述第二pmos管的漏极输出所述采样信号；其中，n为等于或者大于1的整数，i为1～n-1的整数。

6.根据权利要求5所述的上电复位电路，其特征在于，所述反相模块包括第三pmos管及第一nmos管，所述第三pmos管的源极接所述电源电压，所述第三pmos管的栅极接所述采样信号，所述第三pmos管的漏极接所述第一nmos管的漏极，所述第一nmos管的栅极接所述第三pmos管的栅极，所述第一nmos管的源极接地，所述第一nmos管的漏极输出所述控制信号。

7.根据权利要求6所述的上电复位电路，其特征在于，所述输出上拉模块包括第四pmos管及第三电阻，所述第四pmos管的源极接所述电源电压，所述第四pmos管的栅极接所述控制信号，所述第四pmos管的漏极经串接的所述第三电阻后接地，所述第四pmos管的漏极输出所述复位信号。

8.根据权利要求7所述的上电复位电路，其特征在于，所述第一电阻为正温度系数电阻，所述第二电阻为负温度系数电阻，且所述第一电阻的温度系数与所述第二电阻的温度系数配合，以使所述采样信号的温度系数为零；第三电阻为零温度系数电阻。

9.根据权利要求7所述的上电复位电路，其特征在于，所述第二阈值的取值与所述第一阈值的取值、所述第一电阻的阻值、所述第二电阻的阻值及所述翻转阈值的取值相关。

10.根据权利要求1所述的上电复位电路，其特征在于，所述上电复位电路还包括：

11.根据权利要求10所述的上电复位电路，其特征在于，所述正反馈模块包括第五pmos管，所述第五pmos管的源极接所述电源电压，所述第五pmos管的栅极接所述控制信号，所述第五pmos管的漏极接所述采样信号。

技术总结
本发明提供一种上电复位电路，上电复位电路包括电压采样模块、反相模块及输出上拉模块，反相模块输入的采样电压由电压采样模块对电源电压进行电阻采样得到，其始终与电源电压同步，不再是大电容充电进行采样，不需要大电容的容值与复位信号的翻转点及电源电压的上电波形进行匹配，能有效避免复位信号的翻转点随着电源电压上电波形的变化而波动的情况，并降低了上电复位电路的设计难度、体积与功耗；通过电压采样模块中多个采样电阻之间的温度系数的配合，使输出的采样信号的温度系数为零，并结合输出上拉模块中零温度系数的下拉电阻，使得输出的复位信号及复位信号的翻转点均不随温度漂移，提升了复位信号的温度稳定性。

技术研发人员：袁波,赵强,刘永光,李家祎,吴炎辉,李明剑
受保护的技术使用者：重庆西南集成电路设计有限责任公司
技术研发日：
技术公布日：2024/2/21