用于频率合成器的温漂抑制电荷泵及压控振荡器供电电路及应用

本发明属于模拟、射频集成电路，特别涉及一种用于频率合成器的温漂抑制电荷泵及压控振荡器供电电路及应用。

背景技术：

1、在电荷泵锁相环cppll系统中的电荷泵cp运用在鉴频鉴相器pfd和环路滤波器lpf之间，实现相位信号到电压信号的转换，系统通过转换来的电压信号调谐压控振荡器vco产出时钟信号。电荷泵cp和压控振荡器vco作为锁相环的核心模块，其自身相位噪声以及由于外界因素变化所引起的失配，将直接决定着整个锁相环系统的噪声和杂散水平。在车规和航天场景的设计要求中，设计者需要着重关注产品在宽温度范围的应用情况，因此减小环境因素对电路功能以及性能的影响，使电路具备应对温度变化的抗性是必要的。

2、电荷泵存在着诸如沟道电荷注入、时钟馈通、电荷共享等非理想效应，电荷泵工作时各种非理想效应的叠加会使得输出的控制电压上产生周期性纹波，该周期性电压纹波会通过vco最终体现为输出的参考杂散。沟道电荷注入、时钟馈通可以通过加入互补开关进行改善，使用源极开关结构可以有效避免电荷共享问题。在电荷泵锁相环中cp的工作电流随着温度的变化而变得不稳定，使杂散性能恶化，干扰锁相功能。

技术实现思路

1、为了克服上述现有技术存在的缺陷，本发明的目的在于提供一种用于频率合成器的温漂抑制电荷泵及压控振荡器供电电路及应用，通过引入温度补偿电路对电荷泵的电流进行补偿从而增强了不同温度下的电流匹配；采用低压差线性稳压器为噪声敏感的模拟、射频模块提供稳定的电压源；稳定电荷泵在不同温度下的输出电流并保证系统的杂散性能；保证了锁相环系统在宽温度范围内可以正常工作、并且对外部电源抖动具有抑制能力，从而减小电路性能受温度变化和外接电源抖动两方面的影响。

2、为实现上述目的，本发明的技术方案如下：

3、一种用于频率合成器的温漂抑制电荷泵及压控振荡器供电电路，包括带隙基准电路、电荷泵、低压差线性稳压器；带隙基准电路的电流输出端连接到电荷泵的电流输入端，电压输出端连接到低压差线性稳压器电压输入端，为电荷泵和低压差线性稳压器提供温度补偿后的电流和电压输入，所述的温度补偿后的电压在通过低压差线性稳压器后，为压控振荡器提供抑制电源波动的稳定电压。

4、所述的带隙基准电路包括带隙基准电路的主体电路部分和带隙基准电路的启动电路部分；

5、所述主体电路部分构成如下：pmos管m11-m16的栅端相连，源端接电源电压vdd，构成主体电路部分电流镜，起到电流复制作用；pnp晶体管qo的发射极接在vn端，pnp晶体管q1的发射极接在电阻r2的一端，pnp晶体管q0、pnp晶体管q1的基极分别接在各自的集电极并连接到电源地vss；电阻r2的另一端接在vp端，电阻r0的一端接在vn端，电阻r0的另一端接地，电阻r1一端接在vp端，另一端接地；运算放大器amp0的负端接在vn端，运算放大器amp0的正端接在vp端，运算放大器amp0的输出端口接在pmos管m11至pmos管m16所构成电流镜的栅端，钳位vn、vp两端的电压；电阻r3的一端接在运放amp0的正端，另一端接在pmos管m13的漏端，电阻r4的一端接在运放amp0的负端，另一端接在pmos管m13的漏端；pmos管m13的漏端还与pnp晶体管q2的发射极相连，晶体管q2的基极与其集电极相连并连接到电源地vss；电阻r5的一端接在电源地vss，另一端接在输出端接口vref；pmos管m14的漏端接在输出端口vref，pmos管m15的漏端与nmos管m17的漏端相连，nmos管m17的漏端与nmos管m17的栅端相连，nmos管m17的源端接在电源地vss；nmos管m18的栅端与nmos管m17的栅端相连，nmos管m18的漏端接在电流输出端口i_5u，pmos管m16的漏端接在电流输出端口i_10u_cp端；

6、所述启动电路部分构成如下：电阻r6的一端接在电源vdd，另一端接在nmos管m0的漏端,nmos管m0的栅端与nmos管m0的漏端相连，nmos管m0的源端接在pnp晶体管q3的发射极，pnp晶体管q3的集电极接在电源地vss端，nmos管m1的栅端与nmos管m0的栅端相连，nmos管m1的源端与电阻r7的一端相连，nmos管m1漏端与pmos管m2的漏端相连，电阻r7另一端接在电源地vss，pmos管m2的源端接电源电压vdd，pmos管m2的漏端与pmos管m2的栅端相连，pmos管m3的源端接电源电压vdd，pmos管m3的漏端接在nmos管m4的漏端，nmos管m4的漏端与nmos管m4的栅端相连，nmos管m4的源端接地vss，nmos管m5的栅端分别与nmos管m4及nmos管m8的栅端相连，nmos管m5的源端接电源地vss，nmos管m5的漏端分别与pmos管m6及pmos管m10的漏端相连，pmos管m6的栅端与pmos管m6的漏端相连，且pmos管m6的栅端依次与pmos管m7、pmos管m9的栅端相连，pmos管m6的源端接在电源vdd上，pmos管m7与pmos管m9的源端分别与电源vdd相连，pmos管m7的漏端接在vn端，pmos管m9的漏端接在vp端。

7、所述带隙基准电路上电时，由电阻r6上产生压降使所在启动电路部分工作，pnp晶体管q3产生基极发射极压降，该电压通过源端与电源vdd相连的pmos管m2、m3、m6、m7、m9，及源端与电源地vss相连的nmos管m4、m5、m8构成的启动电路部分电流镜复制到电阻r7上，调整晶体管基极发射极压降和电阻r7的阻值可获得所需电流；其中mos管m8复制的电流为运放amp0提供工作电流，nmos管m7复制的电流作为注入电流分别注入到节点vn，nmos管m9复制的电流作为注入电流分别注入到节点vp，该电流能使得vn节点的电压大于vp节点电压，vn接在运放amp0的负端，将pmos管m11-m16构成的主动电路部分电流镜的栅电压拉低，从而产生工作电流，使电路进入工作状态。

8、所述电荷泵的电路包括：nmos管m19的栅端和漏端相连，并连接在pmos管m36的栅端，nmos管m19的源端连接在pmos管m20的漏端，nmos管m20的栅端、漏端相连，nmos管m20的栅端分别与nmos管m21、m28的栅端相连，nmos管m21的漏端与pmos管m22的漏端相连，pmos管m22栅端、漏端相连，pmos管m22的栅端与pmos管m35的栅端相连，pmos管m22的源端与pmos管m23的漏端相连,pmos管m23的栅端、漏端相连，并连接在pmos管m29的栅端，nmos管m28的漏端分别与nmos管m26、nmos管m27的源端相连，nmos管m26的栅端接在cn端，nmos管m27的栅端接在cp_out端，nmos管m26的漏端接在pmos管m24的漏端，nmos管m27的漏端接在pmos管m25的漏端，pmos管m24的栅端、漏端相连并与pmos管m25的栅端相连，pmos管m25的漏端分别连接到pmos管m38的栅端和pmos管m41的栅端vbp处，nmos管m32的漏端与pmos管m30的漏端相连、nmos管m32的漏端与pmos管m31的漏端相连，pmos管m30的栅端接在nmos管m26的栅端cn处，pmos管m31的栅端分别接在cp_out端，pmos管m30的漏端接在nmos管m32的漏端，pmos管m31的漏端接在nmos管m33的漏端，nmos管m32栅端、漏端相连，并与nmos管m33的栅端相连，nmos管m33的漏端连接在nmos管m39、nmos管m40的栅端vbn处，pmos管m34的栅端、漏端相连，并连接道pmos管m35的源端，pmos管m35的漏端连接在m40的栅端vbn处，nmos管m37的栅端、漏端相连，并连接在pmos管m36的源端，pmos管m36的漏端连接在pmos管m41的栅端vbp处，pmos管m38的栅端接在pmos管m41的栅端vbp处，pmos管m38的漏端与nmos管m39的漏端相连，电容器c0连接在nmos管m26的栅端cn和带源地vss之间，电容器c1连接在pmos管m41的栅端vbp处和电源vdd之间，电容器c2接在nmos管m40的栅端vbn和电源地vss之间，pmos管m48栅端接信号输入端口up，pmos管m48源端接电源vdd，pmos管m48漏端分别接pmos管m41的源端和nmos管m42漏端，pmos管m41漏端接输出端口cp_out，pmos管m42的栅端接up端，pmos管42源端接电源地vss，nmos管m65的栅端接信号输入端dn，nmos管m65的源端接电源地vss，nmos管m65的漏端分别接nmos管m40的源端和pmos管m43漏端，nmos管m40的漏端连接输出端cp_out，pmos管m43的栅端接dn端，pmos管m43的源端接电源vdd；pmos管m49栅端接信号输入端口up，pmos管m49的源端接电源vdd，pmos管m49的漏端分别接pmos管m44的源端和nmos管m45漏端，pmos管m44漏端接输出端口cp_out，pmos管m45的栅端接up端，pmos管45源端接电源地vss，nmos管m66的栅端接信号输入端dn，nmos管m66的源端接电源地vss，nmos管m66的漏端分别接nmos管m46的源端和pmos管m47漏端，nmos管m46的漏端连接输出端cp_out，pmos管m47的栅端接dn端，pmos管m47的源端接电源vdd；nmos管m58-m64的栅端接高电位输入端vhi，其源端接电源地vss，漏端分别接在nmos管m20、m21、m28、m32、m33、m37、m39的源端；pmos管m52-m57的栅端接低电位输入端vlo，其源端接电源地vss，漏端分别接在nmos管m23、m24、m25、m29、m34、m38的源端。

9、所述的低压差线性稳压器的电路包括：误差放大器amp1的正输入端接vref端，电流输入端接i_5u端，输出端vout1与增益模块gm的输入端vin相连，pmos管的栅端与gm模块的输出端vout_gm1相连，其源端连接到电源电压vdd，漏端与输出电压端口vbg相连，电容器c3、c4分别跨接在vout2和vbg两端以及vout1和vbg两端，电阻r9、r10串联接在vbg与电源地vss之间，串联点接在运放amp1的负输入端。

10、所述的低压差线性稳压器中的误差放大器amp1的电路包括：pmos管m67的漏端接电流输入端i_5u，pmos管m67源端与vdd相接，pmos管m67栅端分别与pmos管m68、pmos管m69栅端相连，pmos管mm68的源端与电源vdd相连，漏端连接到vn1端，nmos管m70、nmos管m71的栅端相连并连接在vn1端，nmos管m70的源端和nmos管m71的漏端相连，nmos管m71的源端接电源地vss，pmos管m69的源端接电源vdd，mos管m69漏端连接在pmos管m72、pmos管m73的源端，pmos管m72的栅端接在反馈电压vfb端，pmos管m73的栅端接在反馈电压vref端，pmos管m72的漏端接在nmos管m74的漏端，pmos管m73的漏端接在输出电压端口vout1，nmos管m74的栅端与nmos管m75的栅端相连，nmos管m74、m75栅极连线在vn1，nmos管m74的源端接在nmos管m76的漏端，nmos管m75的源端接在nmos管m77的漏端，nmos管m76的栅端接在nmos管m74的漏端，nmos管m76的栅端与nmos管m77的栅端相连，其源端均连接到电源地vss。

11、所述低压差线性稳压器的电路中的gm模块的电路包括：pmos管m78、m79、m80、m81的栅端相连，源端均连接到电源电压vdd，pmos管m78的漏端连接到电流输入端口i_10u，pmos管m79的漏端连接到nmos管m82的漏端，nmos管m82的栅、漏端相连，nmos管82源端连接到电源地vss，pmos管m80的漏端与nmos管m84的漏端相连，nmos管m84的栅端连接在nmos管m82的栅端v1处，nmos管m84的源端与nmos管m83的漏端相连，nmos管m83的栅端与nmos管m84的漏端相连，nmos管m84的源端与nmos管m83的漏端相连，nmos管m83的源端与电源地vss相连，pmos管m81的漏端分别与pmos管m86的栅端、nmos管m85的漏端以及电阻r8的一端相连，nmos管m85的栅端接电压输入端口vin，nmos管85的源端接电源地vss，pmos管m86的漏端接与电阻r8的另一端并连接在输出端口vout_gm1，nmos管m87的栅端连接在nmos管m82的栅端v1处，nmos管m87的漏端连接到输出端口vout_gm1，nmos管m87的源端与nmos管m88的漏端相连，nmos管m88的栅端接在v2处，nmos管m88的源端与电源地vss相连，电压输出端口vout_gm2连接在nmos管m88的漏端。

12、一种用于频率合成器的温漂抑制电荷泵及压控振荡器供电电路，应用于电荷泵锁相环类型的频率合成器中，减小温度变化和电源抖动对电路的影响。

13、相对于现有技术，本发明的有益效果如下：

14、第一、通过双运放钳位的带有互补开关的电荷泵，具有高电流复制精度以及抑制时钟馈通、电荷共享、沟道电荷注入三种非理想效应的特点；保证了电流的精确复制，从而减小电流失配，实现杂散性能的优化。

15、第二、电荷泵电流的失配受温度影响较大，为了抑制温度变化对系统性能的影响，采用曲率补偿的带隙基准电路来为电荷泵提供温度补偿后的电流，以减小温度变化带来的电流失配，从而减小的系统杂散和噪声；通过电荷泵锁相环类型的频率合成器的温度补偿电荷泵以及vco供电电路，保证了锁相环系统在宽温度范围内可以正常工作、并且对外部电源抖动具有抑制能力，从而减小电路功能和性能受温度变化和外接电源抖动的影响。

16、第三、采用增益增强的复合功率管ldo，与传统的ldo相比引入gm模块负责提供增益，以便更好的进行零极点分配，此外该ldo中有多个可以用来补偿的端口，同时带隙基准采用电流模结构，以便输出温度补偿后与温度弱相关电压，该电压将通过ldo，生成vco所需的稳定的电压供给，更加保证了电路的稳定性。

17、综上所述，本发明电路具有对温度变化抗性好，电路稳定性强的优点，应用于电荷泵锁相环类型的频率合成器中，减小温度变化和电源抖动对电路的影响，具有广泛的应用前景。