一种双模分频器及其设计方法、多模分频器与流程

本发明涉及分数锁相环，具体涉及一种双模分频器及其设计方法、多模分频器。

背景技术：

1、在当前的分数锁相环中，δ-σ调制器的量化噪声对锁相环输出噪声的贡献大小与锁相环环路的多模分频器的分频步长密切相关，分频步长越小，其噪声贡献就越小。

2、当前存在同时利用了输入时钟的上升沿和下降沿进行工作的1/1.5双模分频电路，能将环路分频步长降低至0.5，但该分频步长依然较大，受限于该分频步长，使得当前双模分频电路也会存在较大的噪声贡献，进而影响分数锁相环整体噪声性能，限制了双模分频器在高性能分数锁相环的应用。

技术实现思路

1、本发明实施例提供一种双模分频器及其设计方法、多模分频器，至少能解决现有方案存在的受限于0.5的分频步长，导致噪声贡献大，影响分数锁相环整体噪声性能的技术问题，可以通过确定对应的倍频系数和分频模式，以使得双模分频器能将分频步长降至低于0.5的目标分频步长。

2、第一方面，本发明实施例提供了一种双模分频器，所述双模分频器包括：依次连接的信号调节电路以及双模分频电路；

3、所述信号调节电路，用于接收时钟信号，调节所述时钟信号占空比为50％，并输出倍频系数对应的倍频信号；

4、所述双模分频电路，用于对所述倍频信号进行分频处理，得到分频模式对应的分频信号；

5、其中，所述信号调节电路的倍频系数以及所述双模分频电路的分频模式，由所述双模分频器的目标分频步长确定，所述倍频系数大于或者等于4。

6、在一些实施例中，在所述目标分频步长为1/2^n的情况下，所述倍频系数为2^n，所述分频模式包括1/2^n分频模式和1/(2^n+1)分频模式，所述分频信号包括频率比为2^n/(2^n+1)的两个分频信号。

7、在一些实施例中，所述信号调节电路包括依次连接的多个调节单元，每个所述调节单元均包括依次连接的占空比调节电路和2倍频电路，其中，

8、所述调节单元的数量为n；

9、所述占空比调节电路，用于接收时钟信号或者倍频信号，并将所述时钟信号或者所述倍频信号的占空比调整为50％进行输出；

10、所述2倍频电路，用于对50％占空比的信号进行2倍频处理后，进行输出。

11、在一些实施例中，所述目标分频步长为1/4，所述双模分频电路为4/5双模分频电路，所述调节单元包括第一调节单元和第二调节单元，所述第一调节单元的2倍频电路与所述第二调节单元的占空比调节电路连接，所述第二调节单元的2倍频电路与所述4/5双模分频电路连接，所述4/5双模分频电路用于输出频率比为1/1.25的两个分频信号。

12、在一些实施例中，在所述第一调节单元接收到的时钟信号的信号频率为f的情况下，所述第一调节单元输出的倍频信号的信号频率为2f，所述第二调节单元输出的倍频信号的信号频率为4f，频率比为1/1.25的两个所述分频信号的信号频率分别为f和4f/5。

13、在一些实施例中，所述4/5双模分频电路包括相互连接的三个触发器和若干逻辑门。

14、在一些实施例中，所述信号调节电路包括依次连接的占空比调节电路和2^n倍频电路，其中，

15、所述占空比调节电路，用于接收时钟信号，并将所述时钟信号的占空比调整为50％进行输出；

16、所述2^n倍频电路，用于对50％占空比的所述时钟信号进行2^n倍频处理后，进行输出。

17、第二方面，本发明实施例提供了一种双模分频器的设计方法，所述方法包括：

18、获取目标分频步长；

19、根据所述目标分频步长确定信号调节电路的倍频系数，以及确定双模分频电路的分频模式，其中，所述倍频系数大于或者等于4；

20、依次连接所述信号调节电路以及所述双模分频电路；

21、通过所述信号调节电路接收时钟信号，调节所述时钟信号占空比为50％，并输出所述倍频系数对应的倍频信号；

22、通过所述双模分频电路对所述倍频信号进行分频处理，得到所述分频模式对应的分频信号。

23、在一些实施例中，所述根据所述目标分频步长确定信号调节电路的倍频系数，以及确定双模分频电路的分频模式包括：

24、在所述目标分频步长为1/2^n的情况下，确定所述倍频系数为2^n，所述分频模式包括1/2^n分频模式和1/(2^n+1)分频模式，以使所述分频信号包括频率比为2^n/(2^n+1)的两个分频信号。

25、第三方面，本发明实施例提供了一种多模分频器，包括如第一方法实施例中任意一项所述的双模分频器和多个双模分频电路，所述双模分频器和多个所述双模分频电路依次连接。

26、本发明至少具有以下有益效果：本发明提出了一种双模分频器及其设计方法、多模分频器，包括依次连接的信号调节电路以及双模分频电路；所述信号调节电路，用于接收时钟信号，调节所述时钟信号占空比为50％，并输出倍频系数对应的倍频信号；所述双模分频电路，用于对所述倍频信号进行分频处理，得到分频模式对应的分频信号；其中，由于本发明中的所述信号调节电路的倍频系数以及所述双模分频电路的分频模式，是由所述双模分频器的目标分频步长确定的，故在所述倍频系数等于4的情况下，双模分频电路可以采用4/5双模分频电路的分频模式，进而可以实现目标分频步长为0.25的分频信号输出，同理，当所述倍频系数大于4，双模分频电路也可以采用对应的分频模式，进而使双模分频器可以实现更小的目标分频步长，即本发明可以通过确定对应的倍频系数和分频模式，以使得双模分频器能将分频步长降至低于0.5的目标分频步长，例如0.25，以解决受限于0.5的分频步长，导致噪声贡献大，影响分数锁相环整体噪声性能的技术问题，满足双模分频器在高性能分数锁相环的应用需求。

技术特征：

1.一种双模分频器，其特征在于，所述双模分频器包括：依次连接的信号调节电路以及双模分频电路；

2.根据权利要求1所述的双模分频器，其特征在于，在所述目标分频步长为1/2^n的情况下，所述倍频系数为2^n，所述分频模式包括1/2^n分频模式和1/(2^n+1)分频模式。

3.根据权利要求2所述的双模分频器，其特征在于，所述信号调节电路包括依次连接的多个调节单元，每个所述调节单元均包括依次连接的占空比调节电路和2倍频电路，其中，

4.根据权利要求3所述的双模分频器，其特征在于，所述目标分频步长为1/4，所述双模分频电路为4/5双模分频电路，所述调节单元包括第一调节单元和第二调节单元，所述第一调节单元的2倍频电路与所述第二调节单元的占空比调节电路连接，所述第二调节单元的2倍频电路与所述4/5双模分频电路连接，所述4/5双模分频电路用于输出频率比为1/1.25的两个分频信号。

5.根据权利要求4所述的双模分频器，其特征在于，在所述第一调节单元接收到的时钟信号的信号频率为f的情况下，所述第一调节单元输出的倍频信号的信号频率为2f，所述第二调节单元输出的倍频信号的信号频率为4f，频率比为1/1.25的两个所述分频信号的信号频率分别为f和4f/5。

6.根据权利要求4所述的双模分频器，其特征在于，所述4/5双模分频电路包括相互连接的三个触发器和若干逻辑门。

7.根据权利要求2所述的双模分频器，其特征在于，所述信号调节电路包括依次连接的占空比调节电路和2^n倍频电路，其中，

8.一种双模分频器的设计方法，其特征在于，所述方法包括：

9.根据权利要求8所述的双模分频器的设计方法，其特征在于，所述根据所述目标分频步长确定信号调节电路的倍频系数，以及确定双模分频电路的分频模式包括：

10.一种多模分频器，其特征在于，包括如权利要求1至7中任意一项所述的双模分频器和多个双模分频电路，所述双模分频器和多个所述双模分频电路依次连接。

技术总结
本发明公开了一种双模分频器及其设计方法、多模分频器，双模分频器包括：依次连接的信号调节电路以及双模分频电路；信号调节电路，用于接收时钟信号，调节时钟信号占空比为50％，并输出倍频系数对应的倍频信号；双模分频电路，用于对倍频信号进行分频处理，得到分频模式对应的分频信号；其中，本发明可以通过确定对应的倍频系数和分频模式，以使得双模分频器能将分频步长降至低于0.5的目标分频步长，例如0.25，以解决受限于0.5的分频步长，导致噪声贡献大，影响分数锁相环整体噪声性能的技术问题，满足双模分频器在高性能分数锁相环的应用需求。

技术研发人员：周春元,罗俊,刘文冬,高伟,张慧
受保护的技术使用者：珠海微度芯创科技有限责任公司
技术研发日：
技术公布日：2024/4/17