一种输入输出接口电路的制作方法

本发明涉及电路领域，特别涉及一种输入输出接口电路。

背景技术：

1、输入输出(io)接口电路通常应用在芯片中，设置在芯片版图的最外围，用于实现芯片的信号输入和输出。随着应用需求的不断增加，io接口电路的功能越来越多，也越来越复杂。其中对io接口电路输出的驱动能力要求也越来越多样化，提出了多档位驱动的需求。

2、当前在实现多档位驱动时，通常采取分别逐渐增加驱动级的方式实现，在同时推动多个驱动级时由于每个档位的驱动电路不同以及实际的走线寄生电阻电容产生延时，会产生每个档位驱动不同步的问题。

技术实现思路

1、有鉴于此，本技术的目的在于提供一种输入输出接口电路，能够实现多个驱动级同时输出信号，实现驱动管的同步导通，从而提高输入输出接口电路的性能。

2、本技术提供一种输入输出接口电路，所述输入输出接口电路包括逻辑控制电路、电平转换电路、前级驱动电路和驱动管电路；所述逻辑控制电路的输出连接到所述电平转换电路的输入，所述电平转换电路的输出连接到所述前级驱动电路的输入，所述前级驱动电路的输出连接到所述驱动管电路的输入，所述前级驱动电路包括不同掺杂类型的多个开关管，所述驱动管电路包括不同掺杂类型的多个驱动管；

3、所述逻辑控制电路用于接收低压数据信号以及驱动档位控制信号，所述驱动档位至少包括2个档位，每个档位具有对应的所述驱动管，所述驱动档位根据所述驱动档位控制信号确定；

4、所述电平转换电路用于将所述驱动档位控制信号转换为高压控制信号；

5、所述前级驱动电路用于接收所述高压控制信号，根据所述高压控制信号控制多个所述开关管的开关，输出控制所述驱动管电路的多个驱动信号，多个所述驱动信号连接以同时输出；

6、所述驱动管电路用于接收多个所述驱动信号，根据多个所述驱动信号确定驱动档位，根据所述驱动档位驱动对应的驱动管，根据所述驱动管的开关将所述低压数据信号转换为所述输入输出接口电路的输出信号。

7、可选地，所述驱动档位包括3个档位，分别为低驱动档位、中驱动档位和高驱动档位；所述驱动管电路包括第一掺杂类型驱动管电路和第二掺杂类型驱动管电路，所述第一掺杂类型驱动管电路包括第一驱动管、第二驱动管和第三驱动管，所述第二掺杂类型驱动管电路包括第四驱动管、第五驱动管和第六驱动管；多个所述驱动信号包括第一掺杂类型驱动信号和第二掺杂类型驱动信号；

8、所述驱动管电路用于接收所述第一掺杂类型驱动信号和所述第二掺杂类型驱动信号，根据所述第一掺杂类型驱动信号和所述第二掺杂类型驱动信号确定驱动档位；

9、根据所述低驱动档位驱动所述第一驱动管和所述第四驱动管开启，所述第二驱动管、所述第三驱动管、所述第五驱动管和所述第六驱动管关断；

10、根据所述中驱动档位驱动所述第一驱动管、所述第二驱动管、所述第四驱动管和所述第五驱动管开启，所述第三驱动管和所述第六驱动管关断；

11、根据所述高驱动档位驱动所述第一驱动管、所述第二驱动管、所述第三驱动管、所述第四驱动管、所述第五驱动管和所述第六驱动管。

12、可选地，所述前级驱动电路包括第一掺杂类型前级驱动电路和第二掺杂类型前级驱动电路；

13、所述第一掺杂类型前级驱动电路输出所述第一掺杂类型驱动信号，所述第二掺杂类型前级驱动电路输出所述第二掺杂类型驱动信号；

14、所述第一掺杂类型驱动信号包括第一驱动信号、第二驱动信号和第三驱动信号，所述第二掺杂类型驱动信号包括第四驱动信号、第五驱动信号和第六驱动信号；

15、所述第一驱动信号连接所述第一驱动管的栅极，所述第二驱动信号连接所述第二驱动管的栅极，所述第三驱动信号连接所述第三驱动管的栅极，所述第四驱动信号连接所述第四驱动管的栅极，所述第五驱动信号连接所述第五驱动管的栅极，所述第六驱动信号连接所述第六驱动管的栅极；

16、所述第一驱动管的漏极、所述第二驱动管的漏极、所述第三驱动管的漏极、所述第四驱动管的漏极、所述第五驱动管的漏极和所述第六驱动管的漏极连接；

17、所述第一驱动管的源极、所述第二驱动管的源极和所述第三驱动管的源极连接电源，所述第四驱动管的源极、所述第五驱动管的源极和所述第六驱动管的源极接地。

18、可选地，所述第一掺杂类型前级驱动电路包括第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管和第十二开关管；

19、所述第二掺杂类型前级驱动电路包括第十三开关管、第十四开关管、第十五开关管、第十六开关管、第十七开关管、第十八开关管、第十九开关管、第二十开关管、第二十一开关管、第二十二开关管、第二十三开关管和第二十四开关管；

20、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管和所述第六开关管的源极连接电源，所述第七开关管的源极接地；所述第一开关管的漏极、所述第七开关管的漏极、所述第八开关管的漏极、所述第九开关管的源极、所述第十一开关管的源极和所述第十二开关管的源极连接，所述第二开关管的漏极、所述第三开关管的漏极、所述第八开关管的源极、所述第九开关管的漏极和所述第十开关管的漏极连接，所述第四开关管的漏极、所述第五开关管的漏极、所述第六开关管的漏极、所述第十开关管的源极、所述第十一开关管的漏极和所述第十二开关管的漏极连接；

21、所述第十九开关管、所述第二十开关管、所述第二十一开关管、所述第二十二开关管、所述第二十三开关管和所述第二十四开关管的源极接地，所述第十三开关管的源极连接电源，所述第十三开关管的漏极、所述第十四开关管的源极、所述第十五开关管的源极、所述第十七开关管的源极、所述第十八开关管的源极和所述第十九开关管的漏极连接，所述第十四开关管的漏极、所述第十五开关管的漏极、所述第十六开关管的源极、所述第二十开关管的漏极和所述第二十一开关管的漏极连接，所述第十六开关管的漏极、所述第十七开关管的漏极、所述第十八开关管的漏极、所述第二十二开关管的漏极、所述第二十三开关管的漏极和所述第二十四开关管的漏极连接。

22、可选地，高压控制信号包括第一掺杂类型控制信号和第二掺杂类型控制信号，所述第一掺杂类型控制信号包括第一控制信号、第二控制信号、第三控制信号和第四控制信号，所述第二掺杂类型控制信号包括第五控制信号、第六控制信号、第七控制信号和第八控制信号；

23、所述第一开关管、所述第二开关管、所述第五开关管和所述第七开关管的栅极连接所述第一控制信号；所述第三开关管、所述第五开关管、所述第八开关管和所述第九开关管的栅极连接所述第二控制信号；所述第六开关管、所述第十开关管和所述第十一开关管的栅极连接所述第三控制信号，所述第十二开关管的栅极连接所述第四控制信号；

24、所述第十三开关管、所述第十九开关管、所述第二十开关管和所述第二十二开关管的栅极连接所述第五控制信号；所述第十四开关管、所述第十五开关管、所述第二十一开关管和所述第二十三开关管的栅极连接所述第六控制信号；所述第十六开关管、所述第十七开关管和所述第二十四开关管的栅极连接所述第七控制信号，所述第十八开关管的栅极连接所述第八控制信号。

25、可选地，所述第一开关管和所述第七开关管构成第一低档位推挽电路，所述第一低档位推挽电路的输出为所述第一驱动信号，所述第十三开关管和所述第十九开关管构成第二低档位推挽电路，所述第二低档位推挽电路的输出为所述第四驱动信号；

26、所述第一开关管、所述第二开关管、所述第七开关管、所述第八开关管和所述第九开关管构成第一中档位推挽电路，所述第一中档位推挽电路的输出为所述第二驱动信号，所述第十三开关管、所述第十四开关管、所述第十五开关管、所述第十九开关管和所述第二十开关管构成第二中档位推挽电路，所述第二中档位推挽电路的输出为所述第五驱动信号；

27、所述第一开关管、所述第二开关管、所述第四开关管、所述第七开关管、所述第八开关管、所述第九开关管、所述第十开关管和所述第十一开关管构成第一高档位摆率调节推挽电路，所述第一高档位摆率调节推挽电路的输出为所述第三驱动信号，所述第十三开关管、所述第十四开关管、所述第十五开关管、所述第十六开关管、所述第十七开关管、所述第十九开关管、所述第二十开关管和所述第二十二开关管构成第二高档位摆率调节推挽电路，所述第二高档位摆率调节推挽电路的输出为所述第六驱动信号。

28、可选地，所述第一开关管、所述第二开关管、所述第四开关管、所述第七开关管、所述第八开关管、所述第九开关管、所述第十开关管、所述第十一开关管和所述第十二开关管构成第一高档位无摆率调节推挽电路，所述第一高档位无摆率调节推挽电路的输出为所述第三驱动信号，所述第十三开关管、所述第十四开关管、所述第十五开关管、所述第十六开关管、所述第十七开关管、所述第十八开关管、所述第十九开关管、所述第二十开关管和所述第二十二开关管构成第二高档位无摆率调节推挽电路，所述第二高档位无摆率调节推挽电路的输出为所述第六驱动信号。

29、可选地，所述第八开关管和所述第九开关管将所述第一驱动信号和所述第二驱动信号连接，所述第十四开关管和所述第十五开关管将所述第四驱动信号和所述第五驱动信号连接；

30、所述第十开关管、所述第十一开关管和所述第十二开关管将所述第二驱动信号和所述第三驱动信号连接，所述第十六开关管、所述第十七开关管和所述第十八开关管将所述第五驱动信号和所述第六驱动信号连接。

31、可选地，当所述驱动档位为高驱动档位，所述第七开关管和所述第十一开关管串联，所述第十三开关管和所述第十七开关管串联。

32、可选地，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管、所述第十三开关管、所述第十四开关管、所述第十五开关管、所述第十六开关管、所述第十七开关管和所述第十八开关管为第一掺杂类型晶体管；

33、所述第七开关管、所述第八开关管、所述第九开关管、所述第十开关管、所述第十一开关管和所述第十二开关管、所述第十九开关管、所述第二十开关管、所述第二十一开关管、所述第二十二开关管、所述第二十三开关管和所述第二十四开关管为第二掺杂类型晶体管。

34、本技术提供了一种输入输出接口电路，输入输出接口电路包括逻辑控制电路、电平转换电路、前级驱动电路和驱动管电路，逻辑控制电路的输出连接到电平转换电路的输入，电平转换电路的输出连接到前级驱动电路的输入，前级驱动电路的输出连接到驱动管电路的输入，其中，前级驱动电路包括不同掺杂类型的多个开关管，驱动管电路包括不同掺杂类型的多个驱动管，也就是驱动管的开启受开关管的控制。逻辑控制电路用于接收低压数据信号以及驱动档位控制信号，驱动档位至少包括2个档位，每个档位具有对应的驱动管，驱动档位根据驱动档位控制信号确定，这样后续就可以直接根据驱动档位控制信号确定开关管的开启和关断。电平转换电路用于将驱动档位控制信号转换为高压控制信号，前级驱动电路用于接收高压控制信号，根据高压控制信号控制多个开关管的开关，输出控制驱动管电路的多个驱动信号，多个驱动信号连接以同时输出，这样可以避免不同驱动档位的电路不同以及布线寄生带来的延时导致的驱动信号不同步。驱动管电路可以同时接收多个驱动信号，根据多个驱动信号确定驱动档位，根据驱动档位驱动对应的驱动管，根据驱动管的开关将低压数据信号转换为输入输出接口电路的输出信号，这样通过同时接收多个驱动信号可以减少驱动管的瞬态驱动损耗，实现同步高效利用驱动管的目的。由此可见，本技术实施例提供的输入输出接口电路可以利用前级驱动电路将多个驱动信号连接，从而实现多个驱动级同时输出驱动信号，实现驱动管的同步导通，从而提高输入输出接口电路的性能。