本申请涉及量子计算机,尤其是涉及一种时钟功分组件装置及系统。
背景技术:
1、量子芯片为运行量子计算的核心部件,量子芯片上集成有多位量子比特,为了保证量子比特的正常工作,需要设置多个信号源、信号发生器、测量设备为每个量子比特提供各种控制信号和测量信号、例如频率控制信号、量子态控制信号、量子态读取信号。随着技术的发展,量子芯片上的量子比特的位数提高至几百位、甚至几千上万位,对应的信号源、信号发生器、测量设备的数量也会越来越多。
2、量子芯片在执行量子计算任务时,需要严格按照时序来执行,因此需要时钟源为各设备提供时钟信号,通过时钟功分电路可以将一个时钟源的时钟信号功分为若干个并行的时钟信号,从而减少时钟源的需求数量。
3、目前主要是将时钟功分电路的电路板以及其他电路板一起集成于量子测控系统中,导致电路安装混乱,不便于后期进行维修等操作,因此,需要设计一个用于安装时钟功分电路电路板的时钟功分组件装置。
4、需要说明的是,公开于本申请背景技术部分的信息仅仅旨在加深对本申请一般背景技术的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
技术实现思路
1、为了改善将时钟功分电路的电路板以及其他电路板一起集成于量子测控系统中,导致电路安装混乱,不便于后期进行维修等操作的问题,本申请提供一种时钟功分组件装置及系统。
2、第一方面,本申请提供的一种时钟功分组件装置采用如下的技术方案:包括:
3、装配盒,装配盒上开设有第一腔体和第二腔体,第一腔体用于安装时钟功分电路的pcb板,第二腔体用于安装稳压电路的pcb板,所述第一腔体和第二腔体通过连接槽连通。
4、可选的,所述第一腔体和第二腔体设置于同一水平面上。
5、可选的,所述装配盒的侧壁上开设有若干个与第一腔体连通的第一连接孔。
6、可选的,所述装配盒的第一连接孔所在侧壁呈多边形设置。
7、可选的,所述装配盒远离第一连接孔的侧壁上开设有与第一腔体连通的第二连接孔。
8、可选的,所述装配盒的侧壁上开设有与第二腔体连通的安装槽。
9、可选的,所述装配盒上开设有第三腔体。
10、可选的,所述装配盒上设有用于密封第一腔体、第二腔体以及第三腔体的安装板。
11、第二方面,本申请还提供一种量子测控一体机,包括上述的时钟功分组件装置,通过时钟功分组件装置安装时钟功分电路。
12、第三方面,本申请还提供一种量子计算机,包括上述量子测控一体机及量子芯片,所述量子芯片基于量子测控一体机输出的时钟信号执行量子运算。
13、综上所述,本申请将时钟功分电路的pcb板安装于第一腔体内,在稳压电路的pcb板安装于第二腔体内,通过连接槽将时钟功分电路的pcb板与稳压电路的pcb板电连接,最后将装配盒安装于量子测控一体机中,从而对于对量子测控一体机中的电路进行整理归类,以便于后期的维护等操作。
1.一种时钟功分组件装置,其特征在于,包括:装配盒(1),装配盒(1)上开设有第一腔体(2)和第二腔体(3),第一腔体(2)用于安装时钟功分电路的pcb板,第二腔体(3)用于安装稳压电路的pcb板,所述第一腔体(2)和第二腔体(3)通过连接槽(4)连通。
2.根据权利要求1所述的时钟功分组件装置,其特征在于:所述第一腔体(2)和第二腔体(3)设置于同一水平面上。
3.根据权利要求1所述的时钟功分组件装置,其特征在于:所述装配盒(1)的侧壁上开设有若干个与第一腔体(2)连通的第一连接孔(5)。
4.根据权利要求3所述的时钟功分组件装置,其特征在于:所述装配盒(1)的第一连接孔(5)所在侧壁呈多边形设置。
5.根据权利要求3所述的时钟功分组件装置,其特征在于:所述装配盒(1)远离第一连接孔(5)的侧壁上开设有与第一腔体(2)连通的第二连接孔(6)。
6.根据权利要求1所述的时钟功分组件装置,其特征在于:所述装配盒(1)的侧壁上开设有与第二腔体(3)连通的安装槽(7)。
7.根据权利要求1所述的时钟功分组件装置,其特征在于:所述装配盒(1)上开设有第三腔体(8)。
8.根据权利要求7所述的时钟功分组件装置,其特征在于:所述装配盒(1)上设有用于密封第一腔体(2)、第二腔体(3)以及第三腔体(8)的安装板(9)。
9.一种量子测控一体机,其特征在于,包括如权利要求1至7任一项所述的时钟功分组件装置,通过时钟功分组件装置安装时钟功分电路。
10.一种量子计算机,其特征在于,包括如权利要求9所述的量子测控一体机及量子芯片,所述量子芯片基于量子测控一体机输出的时钟信号执行量子运算。