一种应用于SARADC中宽输入共模电压范围的动态比较器电路的制作方法

本发明涉及比较器，具体为一种应用于saradc中宽输入共模电压范围的动态比较器电路。

背景技术：

1、目前高速动态比较器电路被广泛应用于高精度的saradc中，动态比较器的性能直接影响到adc最终的量化精度与线性度。在adc的实际工作情况下，传统的高速动态比较器极易受到由于adc输入共模电压的偏移导致mos器件工作在非饱和区，从而造成比较器性能下降。

2、综上所述的问题，为此，我们提出一种应用于saradc中宽输入共模电压范围的动态比较器电路。

技术实现思路

1、本发明的目的在于提供一种应用于saradc中宽输入共模电压范围的动态比较器电路，解决了现有的问题。

2、为实现上述目的，本发明提供如下技术方案：

3、一种应用于saradc中宽输入共模电压范围的动态比较器电路，包括：

4、预放大器和锁存器，

5、以及电源端vdd；

6、所述电源端vdd的两端分别连接pm1和pm2，所述pm1连接输入对管nm1，所述输入对管nm1连接vinn，所述pm2连接输入对管nm2，所述输入对管nm2连接vinp，所述pm1与输入对管nm1之间的连接线接入比较器latch，所述比较器latch连接voutn-、voutp+。

7、优选的，所述pm1与pm2连接线的中部连接电阻r1和电阻r2，所述pm1和pm2的栅漏通过电阻r1和电阻r2连接。

8、优选的，所述电阻r1与电阻r2中间的vfb点连接到pm3的源极，所述pm3连接电阻r3。

9、优选的，所述pm1和pm2的栅极连接到pm3的漏极，所述pm3的漏极和栅极通过r3连接。

10、优选的，所述电容c1，电容c2的一端分别连接第一级nm1、nm2的漏极，另一端连接锁存器的输入端。

11、优选的，所述pm1、pm2的栅极和漏极交叉连接pm3、pm4，所述pm3、pm4为二极管形式的连接。

12、优选的，所述pm3的栅极与漏极连接pm5，所述pm5的栅极与漏极连接电阻r1的两端。

13、优选的，所述pm4的栅极与漏极连接pm6，所述pm6的栅极与漏极连接电阻r2的两端。

14、优选的，所述电容c1、电容c2的一端分别连接第一级nm1、nm2的漏极，另一端连接锁存器的输入端。

15、与现有技术相比，本发明的有益效果如下：

16、本发明提出的应用于saradc中新型动态比较器电路，展宽了比较器输入共模电压，减弱了adc的实际应用中由于输入共模偏移导致的性能下降，并且还因此减弱了mos器件在pvt条件下的沟道长度调制效应，使动态比较器性能在pvt条件下更加稳定，具有工程意义。

技术特征：

1.一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，包括：

2.根据权利要求1所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述pm1与pm2连接线的中部连接电阻r1和电阻r2，所述pm1和pm2的栅漏通过电阻r1和电阻r2连接。

3.根据权利要求1所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述电阻r1与电阻r2中间的vfb点连接到pm3的源极，所述pm3连接电阻r3。

4.根据权利要求3所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述pm1和pm2的栅极连接到pm3的漏极，所述pm3的漏极和栅极通过r3连接。

5.根据权利要求1所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述电容c1，电容c2的一端分别连接第一级nm1、nm2的漏极，另一端连接锁存器的输入端。

6.根据权利要求1所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述pm1、pm2的栅极和漏极交叉连接pm3、pm4，所述pm3、pm4为二极管形式的连接。

7.根据权利要求6所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述pm3的栅极与漏极连接pm5，所述pm5的栅极与漏极连接电阻r1的两端。

8.根据权利要求6所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述pm4的栅极与漏极连接pm6，所述pm6的栅极与漏极连接电阻r2的两端。

9.根据权利要求6所述的一种应用于saradc中宽输入共模电压范围的动态比较器电路，其特征在于，所述电容c1、电容c2的一端分别连接第一级nm1、nm2的漏极，另一端连接锁存器的输入端。

技术总结
本发明公开了一种应用于SARADC中宽输入共模电压范围的动态比较器电路，包括：预放大器和锁存器，以及电源端VDD；所述电源端VDD的两端分别连接PM1和PM2，所述PM1连接输入对管NM1，所述输入对管NM1连接VINN，所述PM2连接输入对管NM2，所述输入对管NM2连接VINP，所述PM1与输入对管NM1之间的连接线接入比较器LATCH，所述比较器LATCH连接VOUTN‑、VOUTP+。本发明提出的应用于SARADC中新型动态比较器电路，展宽了比较器输入共模电压，减弱了ADC的实际应用中由于输入共模偏移导致的性能下降，并且还因此减弱了MOS器件在PVT条件下的沟道长度调制效应，使动态比较器性能在PVT条件下更加稳定，具有工程意义。

技术研发人员：段江昆,林志伦,岳庆华,庄志青
受保护的技术使用者：灿芯半导体（上海）股份有限公司
技术研发日：
技术公布日：2024/5/10