本发明属于毫米波,具体涉及一种基于肖特基势垒二极管的分布式混频电路。
背景技术:
1、毫米波是指频率在30~300ghz范围内的电磁波。与微波相比,毫米波具有波长短、频带宽、信息容量大等优势,被广泛应用于通信、雷达、成像、电子对抗、精确制导以及生物医疗等领域。
2、毫米波收发前端是毫米波通信系统的核心组成部分。而毫米波混频器是收发前端的核心器件,其功能是将毫米波射频信号下变频到中频信号实现频谱的向下搬移,或将中频信号上变频到毫米波射频信号实现频谱的向上搬移,其技术指标的优劣很大程度上影响了毫米波通信系统的整体性能。
3、传统的毫米波混频器主要采用平衡结构进行设计,需要复杂的180°电桥提供差分信号。而180°电桥的工作带宽有限,从而限制了混频器的工作带宽。针对该问题,国内外学者提出了分布式混频器。然而,目前所报道的分布式混频器主要采用场效应晶体管作为非线性器件进行设计,其噪声性能较差,动态范围较小,1db压缩点和三阶截断点较低,而且电路需要直流偏置,整体电路更为复杂。
4、基于上述问题,设计一种低噪声、大动态范围的超宽带混频器十分重要。
技术实现思路
1、针对上述现有技术中的问题,本发明提供了一种基于肖特基势垒二极管的分布式混频电路,无需180°电桥,通过采用分布式结构扩宽混频器的工作带宽,并使用多个二极管对混频单元改善混频器的噪声性能和动态范围,提升混频器的1db压缩点和三阶截断点。
2、本发明所采用的技术方案如下:
3、一种基于肖特基势垒二极管的分布式混频电路,包括本振输入结构、射频输入结构、混频器内核、射频终端短路结构和中频输出结构;
4、所述混频器内核包括多个二极管对混频单元,以及位于相邻两个二极管对混频单元之间的混频匹配电路;其中,所述二极管对混频单元包括两个同相并联的肖特基势垒二极管,以及两段用于连接两个肖特基势垒二极管对应端的四分之一中心频率波长的传输线;
5、所述本振输入结构与射频输入结构分别连接至混频器内核中首个二极管对混频单元的两个传输线,混频器内核中末个二极管对混频单元的一个传输线连接至中频输出结构,另一个传输线连接至射频终端短路结构。
6、进一步地,前一个二极管对混频单元的两个传输线分别通过对应的混频匹配电路,连接至后一个二极管对混频单元的对应传输线。
7、进一步地,所述混频匹配电路用于调整混频器内核的阻抗匹配,使得本振信号和射频信号可以传输至后一个二极管对混频单元,避免本振信号和射频信号集中在前一个二极管对混频单元。
8、进一步地,所述本振输入结构包括依次的本振输入微带线、本振带通滤波器和本振匹配电路;其中,本振信号从本振输入微带线输入;本振带通滤波器用于抑制中频泄露;本振匹配电路用于与混频器内核进行阻抗匹配,使得本振信号最大化地加载到混频器内核上。
9、进一步地,所述射频输入结构包括依次的射频输入微带线、射频带通滤波器和射频匹配电路;其中,射频信号从射频输入微带线输入;射频带通滤波器用于抑制中频泄露;射频匹配电路用于与混频器内核进行阻抗匹配,使得射频信号最大化地加载到混频器内核上。
10、进一步地,所述中频输出结构包括依次的中频匹配电路、中频低通滤波器和中频输出微带线;其中,中频匹配电路用于与混频器内核进行阻抗匹配,使得混频器内核产生的中频信号最大化地输出;中频低通滤波器用于抑制本振和射频泄露;中频信号从中频输出微带线输出。
11、进一步地,所述混频匹配电路、本振匹配电路、射频匹配电路和中频匹配电路均由高低阻抗微带线、渐变微带线或微带枝节组成。
12、进一步地,所述本振输入微带线、射频输入微带线和中频输出微带线均为50ω微带线。
13、进一步地,所述射频终端短路结构为一段终端接地的传输线。
14、进一步地,所述二极管对混频单元中同相并联的单个肖特基势垒二极管替换为多个同相串联的肖特基势垒二极管。
15、本发明的有益效果为:
16、1、本发明提出了一种基于肖特基势垒二极管的分布式混频电路,利用由两个同向并联的肖特基势垒二极管和两段四分之一中心频率波长的传输线组成的二极管对混频单元,使得产生的中频信号相位相同而同相叠加,本振信号(或者射频信号)通过二极管对混频单元后反相叠加而抵消,可提高本振端口和射频端口的隔离度;相比于传统的平衡混频器,本发明无需复杂的180°电桥,进而提升工作带宽,实现超宽带混频器设计,尤其适用于固定中频信号频率的超宽带混频器;
17、2、本发明通过使用分布式排列的多个二极管对混频单元,以改善混频器的动态范围,提升混频器的1db压缩点和三阶截断点。
1.一种基于肖特基势垒二极管的分布式混频电路,其特征在于,包括本振输入结构、射频输入结构、混频器内核、射频终端短路结构和中频输出结构;
2.根据权利要求1所述基于肖特基势垒二极管的分布式混频电路,其特征在于,前一个二极管对混频单元的两个传输线分别通过对应的混频匹配电路,连接至后一个二极管对混频单元的对应传输线。
3.根据权利要求1所述基于肖特基势垒二极管的分布式混频电路,其特征在于,所述本振输入结构包括依次的本振输入微带线、本振带通滤波器和本振匹配电路;其中,本振信号从本振输入微带线输入;本振带通滤波器用于抑制中频泄露;本振匹配电路用于与混频器内核进行阻抗匹配。
4.根据权利要求3所述基于肖特基势垒二极管的分布式混频电路,其特征在于,所述射频输入结构包括依次的射频输入微带线、射频带通滤波器和射频匹配电路;其中,射频信号从射频输入微带线输入;射频带通滤波器用于抑制中频泄露;射频匹配电路用于与混频器内核进行阻抗匹配。
5.根据权利要求4所述基于肖特基势垒二极管的分布式混频电路,其特征在于,所述中频输出结构包括依次的中频匹配电路、中频低通滤波器和中频输出微带线;其中,中频匹配电路用于与混频器内核进行阻抗匹配;中频低通滤波器用于抑制本振和射频泄露;中频信号从中频输出微带线输出。
6.根据权利要求5所述基于肖特基势垒二极管的分布式混频电路,其特征在于,所述混频匹配电路、本振匹配电路、射频匹配电路和中频匹配电路均由高低阻抗微带线、渐变微带线或微带枝节组成。
7.根据权利要求5所述基于肖特基势垒二极管的分布式混频电路,其特征在于,所述本振输入微带线、射频输入微带线和中频输出微带线均为50ω微带线。
8.根据权利要求1所述基于肖特基势垒二极管的分布式混频电路,其特征在于,所述射频终端短路结构为一段终端接地的传输线。
9.根据权利要求1~8任一项所述基于肖特基势垒二极管的分布式混频电路,其特征在于,所述二极管对混频单元中同相并联的单个肖特基势垒二极管替换为多个同相串联的肖特基势垒二极管。