本技术属于电子，具体涉及一种驱动电路及其控制方法、传输装置、芯片及电子设备。
背景技术：
1、在3d（dimensional，维度的）封装应用中，2个独立芯片可以通过tsv（throughsilicon via，硅通孔）技术互联组成一个系统，在封装前后需要对2个互联芯片进行独立环回测试，以确定封装前后芯片的良率。封装完成后在对接收端独立环回测试时，为防止发送端对接收端的影响，通常需要将发送端（包含驱动电路）的输出端口置为高阻态。
2、传统控制发送端中的驱动电路的输出置为高阻态的方法，会影响发送端正常工作时的最高工作频率，从而降低互联系统的整体性能。
技术实现思路
1、鉴于此，本技术的目的在于提供一种驱动电路及其控制方法、传输装置、芯片及电子设备，以最大限度地保持信号完整性、提高输出端正常工作的最高工作频率，提高电路整体性能。
2、本技术的实施例是这样实现的：
3、第一方面，本技术实施例提供了一种驱动电路，包括：输出缓冲模块以及控制模块；所述输出缓冲模块中的两个p型晶体管连接于第一节点，所述输出缓冲模块中的两个n型晶体管连接于第二节点，所述输出缓冲模块用于对输入信号进行缓冲输出；控制模块与所述输出缓冲模块连接，所述控制模块被配置为根据所述输入信号和目标控制信号，控制所述第一节点的充电速度与所述第二节点的充电速度一致，控制所述第一节点的放电速度与所述第二节点的放电速度一致。
4、在上述实施例中，通过引入控制模块来控制第一节点和/或第二节点的充电及放电速度，使二者的充放电速度一致，从而使第一节点和第二节点在上升或下降沿具有更快及更匹配的沿口，能最大限度地保持输出端的信号完整性，提高输出端正常工作的最高工作频率，从而提高电路的工作速度，以及减小电源噪声通过上升或下降沿口引入的抖动大小，进而提高电路的整体性能。
5、结合第一方面实施例的一种可能的实施方式，所述目标控制信号包括第一控制信号；所述控制模块具体被配置为：在所述第一控制信号为第二电平、且所述输入信号由第一电平变换为第二电平时，控制所述第一节点的放电速度与所述第二节点的放电速度一致；在所述第一控制信号为第二电平、且所述输入信号由第二电平变换为第一电平时，控制所述第一节点的充电速度与所述第二节点的充电速度一致。
6、在上述实施例中，在第一控制信号为第二电平（如高电平）时，输出缓冲模块正常工作，当输出缓冲模块正常工作时，在输入信号为第一电平（如低电平）变换为第二电平时，控制第一节点的放电速度与第二节点的放电速度一致，使二者的下降沿速度相同，同理，在输入信号为第二电平变换为第一电平时，控制第一节点的充电速度与第二节点的充电速度一致，使二者的上升沿速度相同，从而使第一节点和第二节点在上升或下降沿具有更快及更匹配的沿口，能最大限度地保持输出端的信号完整性，提高输出端正常工作的最高工作频率，从而提高电路的工作速度，以及减小电源噪声通过上升或下降沿口引入的抖动大小，进而提高电路的整体性能。
7、结合第一方面实施例的一种可能的实施方式，所述控制模块包括：放电加速单元以及充电加速单元；放电加速单元与所述第一节点连接；所述放电加速单元被配置为接收所述输入信号和所述第一控制信号，在所述第一控制信号为第二电平、且所述输入信号由第一电平变换为第二电平时，加速所述第一节点放电，以使所述第一节点的放电速度与所述第二节点的放电速度一致；充电加速单元与所述第二节点连接；所述充电加速单元被配置为接收所述输入信号和所述第一控制信号，在所述第一控制信号为第二电平、且所述输入信号由第二电平变换为第一电平时，加速所述第二节点充电，以使所述第一节点的充电速度与所述第二节点的充电速度一致。
8、在上述实施例中，通过设置放电加速单元来加速第一节点放电，以使第一节点的放电速度与第二节点的放电速度一致；以及通过设置充电加速单元来加速第二节点充电，以使第一节点的放电速度与第二节点的充电速度一致，这样就可以使第一节点和第二节点在上升或下降沿具有更快及更匹配的沿口。
9、结合第一方面实施例的一种可能的实施方式，所述放电加速单元包括：第一传输门、第一晶体管以及第二晶体管；所述第一传输门的输入用于接收所述输入信号，所述第一传输门的两个控制端分别接收所述第一控制信号和所述第一控制信号的反相信号；所述第一晶体管的输入端与所述第一传输门的输出端连接，所述第一晶体管的控制端用于接收所述第一控制信号的反相信号，所述第一晶体管的输出端接地；所述第二晶体管的控制端与所述第一传输门的输出端连接，所述第二晶体管的输入端与所述第一节点连接，所述第二晶体管的输出端接地。
10、在上述实施例中，当第一控制信号为第二电平（如高电平）时，第一传输门处于导通状态，输入信号经传输门传递到第二晶体管，作为第二晶体管的控制信号，当第二晶体管导通时，通过第二晶体管放电通路加速第一节点放电，从而使第一节点的放电速度与第二节点的放电速度一致；当第一控制信号为第一电平时，第一传输门处于关断状态，第一晶体管导通，从而控制第二晶体管关断，以停止对第一节点进行放电，这样就可以实现对第一节点的放电控制，同时，由于采用传输门、晶体管这种成本低廉的器件来实现，可以在实现发明目的的同时，降低成本。
11、结合第一方面实施例的一种可能的实施方式，所述充电加速单元，包括：第二传输门、第三晶体管、第四晶体管；所述第二传输门的输入用于接收所述输入信号，所述第二传输门的两个控制端分别接收所述第一控制信号和所述第一控制信号的反相信号；所述第三晶体管的输出端与所述第二传输门的输出端连接，所述第三晶体管的控制端用于接收所述第一控制信号，所述第三晶体管的输入端接电源；所述第四晶体管的控制端与所述第二传输门的输出端连接，所述第四晶体管的输出端与所述第二节点连接，所述第四晶体管的输入端接电源。
12、在上述实施例中，当第一控制信号为第二电平（如高电平）时，第二传输门处于导通状态，输入信号经传输门传递到第四晶体管，作为第四晶体管的控制信号，当第四晶体管导通时，通过第四晶体管充电通路加速第二节点充电，从而使第一节点的充电速度与第二节点的充电速度一致；当第一控制信号为第一电平时，第二传输门处于关断状态，第三晶体管导通，从而控制第四晶体管关断，以停止对第二节点进行充电，这样就可以实现对第二节点的充电控制，同时，由于采用传输门、晶体管这种成本低廉的器件来实现，可以在实现发明目的的同时，降低成本。
13、结合第一方面实施例的一种可能的实施方式，所述控制模块还包括：高阻态控制单元，与所述输出缓冲模块连接，所述高阻态控制单元被配置为在所述第一控制信号为第一电平时，控制所述输出缓冲模块的输出呈高阻态。
14、在上述实施例中，通过增设高阻态控制单元，来控制输出缓冲模块的输出呈高阻态，从而实现输出端包含高阻态控制的同时，最大限度地保持信号完整性，提高电路整体性能。
15、结合第一方面实施例的一种可能的实施方式，所述高阻态控制单元包括：第三传输门、第五晶体管以及第六晶体管；所述第三传输门连接于所述第一节点和所述第二节点之间，所述第三传输门的两个控制端分别接收所述第一控制信号和所述第一控制信号的反相信号；所述第五晶体管的输出端与所述第一节点连接，所述第五晶体管的输入端接电源，所述第五晶体管的控制端用于接收所述第一控制信号；所述第六晶体管的控制端用于接收所述第一控制信号的反相信号，所述第六晶体管的输入端与所述第二节点连接，所述第六晶体管的输出端接地。
16、在上述实施例中，当第一控制信号为第二电平（如高电平1）时，第三传输门处于导通状态，第五晶体管和第六晶体管均关断，此时相当于高阻态控制单元不起作用，输出缓冲模块正常工作；当第一控制信号为第一电平（如低电平0）时，第二传输门处于关断状态，第五晶体管处于导通状态，对第一节点进行充电，同理，第六晶体管也处于导通状态，对第二节点进行放电，使得第一节点和第二节点的电平分别为1、0，使输出呈高阻态，同时，由于采用传输门、晶体管这种成本低廉的器件来实现，可以在实现发明目的的同时，降低成本。
17、第二方面，本技术实施例还提供了一种传输装置，包括传输端口如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的驱动电路，所述驱动电路的输出端与所述传输端口连接。
18、第三方面，本技术实施例还提供了一种芯片，包括如上述第二方面实施例提供的传输装置。
19、第四方面，本技术实施例还提供了一种电子设备，包括如上述第三方面实施例提供的芯片。
20、第五方面，本技术实施例还提供了一种驱动电路的控制方法，应用于包含输出缓冲模块的驱动电路，所述方法包括：接收输入信号和目标控制信号；根据所述输入信号和所述目标控制信号，控制所述输出缓冲模块中的第一节点的充电速度与所述输出缓冲模块中的第二节点的充电速度一致，控制所述第一节点的放电速度与所述第二节点的放电速度一致；其中，所述输出缓冲模块中的两个p型晶体管连接于所述第一节点，所述输出缓冲模块中的两个n型晶体管连接于所述第二节点，所述输出缓冲模块用于对所述输入信号进行缓冲输出。
21、结合第五方面实施例的一种可能的实施方式，所述目标控制信号包括第一控制信号，根据所述输入信号和所述目标控制信号，控制所述输出缓冲模块中的第一节点的充电速度与所述输出缓冲模块中的第二节点的充电速度一致，控制所述第一节点的放电速度与所述第二节点的放电速度一致，包括：在所述第一控制信号为第二电平、且所述输入信号由第一电平变换为第二电平时，控制所述第一节点的放电速度与所述第二节点的放电速度一致；在所述第一控制信号为第二电平、且所述输入信号由第二电平变换为第一电平时，控制所述第一节点的充电速度与所述第二节点的充电速度一致。
22、本技术的其他特征和优点将在随后的说明书阐述。本技术的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。