专利名称:内插/分数滤波器结构及其陷波滤波器的制作方法
本发明涉及的改进是关于装有递归数字滤波器类型的内插/分数滤波器结构。本发明还涉及使用这种结构的陷波滤波器的设计。
近来在文献里曾经叙述过新颖的内插/分数滤波器结构。特别要提到的两篇文章是R.A.瓦兰祖亚拉(R.A.Valanzuala)和AG.康斯但丁奈德土(A.G.Constantinides)于1983年12月在(英国)电气工程师学会会报第130卷第6期第225-234页报过的“用于高效内插和分数的数字信号处理方案”以及R.安沙里(R.Ansari)和B.鲁依(B.Lui)于1983年12月在(美国)电机与电子工程师学会声学学报语言信号会刊第ASSP-31卷第6期第1366-1373报导过的“使用递归无限脉冲响应(IIR)数字滤波器的高效抽样率交替”。
所说的结构能够在二个由因子N联系(N是一个整数)的抽样率之间进行内插或进行分数计算。当N为2时，证明是最有效的，因此以后要进一步考虑的也就是按此种情况进行。要注意的是倍数相差为二的抽样率之间的内插和分数计算。可以用相同滤波器的级联不难加以实现，其中每一滤波器的频率改变为二的倍数。
这些内插和分数滤波器结构的重要性质如下ⅰ)重复使用简单的全通网络(APNs)以建立滤波器结构，简化实现方法，ⅱ)多数的信号处理是在较低的抽样频率下进行的，通过减少每单位时间所需进行的乘法和加法次数，以便达到与另一种滤波器结构相似的已知性能要求，ⅲ)良好的噪声性能，ⅳ)滤波器对系数值的灵敏度低这一性能导致短的字长系数。
ⅴ)减少系数数字，这一数字是实现与另一种常规滤波器结构相比具有已知性能的滤波器所必须的。
然而，观在在文献里所说的滤波器结构性能存在一些限制。特别是这种滤波器结构不能在一半的较低抽样频率处提供超过3分贝的衰减。有许多使用应用要求有超过3分贝的衰减。
本发明要作为解决问题的一个方法，即在一半的较低抽样频率处提供超过3分贝的衰减。在所提供的内插和分数滤波器结构中，引进一个陷波滤波器来克服上述问题。这种在较低的两个脉冲调制频率下操作的滤波器，在稍小于一半的较低脉冲调制处引进一个传输零(transmission zero)，而在一半的较低的脉冲调制频率处有比3分贝大得多的衰减。
根据本发明提供的内插或分数滤波器结构可以在高低抽样率之间操作，该结构包括一个用内插法或分数计数法的转换分路网络，它包括有一或多个全通网络滤波器;以及一个与它串联的陷波滤波器，这种滤波器在移离一半的较低抽样率的某一频率处具有一个传输零，并由多个全通网络滤波器组成;各个全通网络滤波器包括有一个延迟元件以及至少有一个系数乘法器，并具有变换函数X(Z)特性，其形式为X(Z)＝〔Z-1-K〕/〔1-KZ-1〕式中Z-1是单位延迟算子，K为倍乘系数。
如上陈述，根据本发明提供的一种用于内插/分数滤波器的陷波滤波器包括一对顺列连接在输入节点和输出节点之间的全通网络，这对滤波器中的第一个输入端要连接到输出节点，而这些滤波器中的第二个抽头输出要连接到输入节点，并且其中的各个全通网络滤波器由一通过量变换函数(throughput transform function)X(Z)X(Z)＝〔Z-1-K〕/〔1-KZ-1〕定义，而其中的第二个滤波器具有一个中间变换函数(intermediate transform function)Y(Z)Y(Z)＝αZ-1〔1-KZ-1〕式中α是一个结构常数。
在本说明书的附图中有图1和2是另一种全通网络滤波器的线路图，各种线路都是熟知的接线法，也都适于应用到设计内插/分数滤波器结构图3是按本发明设计的陷波滤器的方框图，陷波滤波器使用了前两图中任一图所示类型的滤波器组合;
图4和5分别是分数滤波器结构和内插滤波器结构的方框线路图，各线路都装有上述图3所示的陷波滤波器;以及图6和7分别是内插器/分数器结构和陷波滤波器的增益频率响应图。
现要通过例子本身，特别要参照上述附图来叙述本发明的实施例。
图1中所示的是熟知接线方法的全通网络滤波器A。这个滤波器具有两支分路1和3，每一支路都提供一个在公共输入端5和输出节点7之间的连接。其中一个支路1包括一个支路节点9和一个延迟元件11。另一个支路3包括一个支路节点13和一个系数乘法器15。输出O/P是由输出节点7取出的，而中间的输出T由这个输出节点7和延迟元件11之间的信号通路取出。交叉耦合17和19分别在延迟元件11的输出端和乘法器15前的支路节点13之间，以及在乘法器15的输出和延迟元件11前的支路节点9之间。
图2示出另一种上述全通网络。这个网络滤波器B包括一个输入节点21，一个延迟元件23和一个顺列连接的输出节点25。第一系数乘法器27跨接在延迟元件23上，这样做为元件23的输入端和输出节点25之间提供一条前馈的通道。第二系数乘法器29也跨接在延迟元件23上，这样做为延迟元件23的输出端和输入节点21之间提供一条反馈的通道。输出O/P是从输出节点25取出的，中间输出T则从延迟元件23和输出节点25之间的通道取出。
任一种滤波器，即滤波器A或滤波器B，都可以用于设计下列诸图所示的陷波滤波器和内插/分数滤波器结构。对于特殊用途来说，选择什么样的全通滤波器将取决于所需的滤波器总的噪声性能、内节点处的信号增长公差，并取决于其它的实施考虑。
两个滤波器，即滤波器A和滤波器B的通过量和中间变换函数X(Z)和Y(Z)可以表示如下X(Z)＝〔Z-1-K〕/〔1-KZ-1〕以及Y(Z)＝αZ-1/〔1-KZ-1〕式中α项是一个结构常数，从而依赖于特殊的线路接法，而K项则是倍乘系数。
图3中的陷波滤波器C包括两个相同的全通网络滤波器31、33，每个滤波器都按上述方式建造。这两个滤波器31和33都顺列连接在输入节点35和输出节点37之间。一条旁路前馈连接线39连接在这两个滤波器31和33的第一个滤波器31的输入端和输出节点37之间。一条负反馈通道41则由这两个滤波器31和33的第二个滤波器33的中间输出T接到输入节点35。这个通道41包括一个系数乘法器43。图中，标号K1、K2、K3表示两个滤波器31和33以及乘法器43的倍乘系数。这些系数K1、K2、K3确定频率响应，并可优选以满足给定的要求。
这个陷波滤波器C在图4中和分数器结构装在一起。这个结构的第一级包括一个在结构的两条支路47和40之间转换的调制开关45，每条支路都在输出节点51处终止。其中一条支路47包括一对相同的全通网络滤波器53和55。各滤波器具有先前叙述的其中一种形式。结构的另一条支路40包括另一个相同的全通网络滤波器57。结构的这条支路也可以包括一个延迟元件59。结构的这一级执行分数器的功能，如先前引用的参考文献所述。图中也示出为具体要求而设计的滤波器。然而，在支路47和40的各条支路中还可以再引进全通网络，并预置倍乘系数的值以满足另外的要求。这个第一级后接一个一比二乘法器61、陷波滤波器C和再一个一比二乘法器63。使用后一对一比二乘法器61和63，以便将信号的幅度缩减到一可接受的电平。图中标号K4至K8分别代表第一个一比二乘法器61、三个全通网络滤波器53、55和57以及第二个一比二乘法器63。
图6展示一种为分数器或内插器用的典型衰减要求，是在16赫抽样率和8赫抽样率之间操作的一种。
这也可以和所示的分数器的响应相比较。其响应基于结构中所用的系数值K1至K8在下表中制成表格表1系数 十进制的相等值 分数值 二进制值K10.5 1/2 0.100000K20.984375 63/64 0.111111K3(A) 10.75 10 3/4 1010.11K3(B) 0.16796875 43/256 0.00101011K40.5 1/2 0.100000K50.21875 7/32 0.001110K60.875 7/8 0.111000K70.59375 19/32 0.100110K80.5 1/2 0.100000
从表中可以看出只有系数K3，即陷波滤波器C的反馈乘法器43的系数需要用另外不同的滤波器全通网络工具A和B。图7中示出陷波滤器C的增益频率响应。它在频率3.8KHz处有一个下陷，在离中心频率4Hz(较低抽样率8Hz的一半)等距离，即4.2KHz频率处有第二个下陷。在图6所示的结构响应曲线中可以清楚地看出此滤波器C的效果。
陷波滤波器C也可以当作部分的内插滤波器结构使用。这种情况在图5中展示，其中的陷波滤波器C当作内插的副滤波器E的输入级使用。这后一种结构包括三个全通网络滤波器65、67和64。它们安装在两条延伸在公共输入结点75和调制开关77之间的支路71和73。结构的这个最后一级和引用过的文章所述的相似。在下面支路73中可以包括一个延迟元件79。陷波滤波器C和内插的副滤波器E用一个一比二系数乘法器81连接起来。图中的标号K4至K7代表连接的乘法器81和三个滤波器65、67及69的倍乘系数。典型的系数K1至K7的值如上述制表所列的值。
勘误表
权利要求
1.一个可以在较低和较高抽样率之间操作的内插或分数滤波器结构，包括一个内插的或分数计算的转换分路网络，该网络包含一或多个全通网络滤波器；以及包括一个与其串联的陷波滤波器，这个滤波器在移离一半的较低抽样率的某个频率处拥有一个传输零，而且它有若干个全通网络滤波器；每一个全通网络滤波器包含一个延迟元件和至少一个系数乘法器，并具有形式为X(Z)=[Z-1-K]/[1-KZ-1]的变换函数X(Z)作为其特征，式中Z-1为单位延迟算子，K为倍乘系数。
2.如权利要求
1所要求的一个滤波器，其中的陷波滤波器包括一对顺列连接在输入节点和输出节点之间的全通网络滤波器，这对滤波器的第一滤波器的输入端要连到输出节点，而这些滤波器的第二滤波器的抽头输出端要连到输入节点，其中的每一个全通网络滤波器由通过量变换函数X(Z)X(Z)＝〔Z-1-K〕/〔1-KZ-1〕定义，而这些滤波器的第二滤波器具有一个中间变换函数Y(Z)X(Z)＝αZ-1/〔1-KZ-1〕式中α是一个结构常数。
3.如权利要求
2中所要求一个滤波器结构，其中的每个全通网滤波器包括一个延迟元件和一个系数乘法器，每个滤波器在网络滤波器的各有关的支路里，并安装在一公共输入端和一输出节点之间;支路节点也要安置在输入端和延迟元件及乘法器之间，这些节点要分别交叉耦合到乘法器的输出和延迟元件。
4.如权利要求
2中要求的一个滤波器结构，其中每一个全通网络滤波器包括一个顺列在一个输入节点和一个输出节点之间，在延迟元件的输出端和输入节点之间有一反馈连接，而在延迟元件的输入端和输出节点之间有一前馈连接，每一连接包含一相同的系数乘法器。
5.设计、适用和安装一个滤波器结构，即一内插器，使之基本上参照和如附图5所示的、按上文叙述的那种方式操作。
6.设计、适用和安装一个滤波器结构，即一分数计算器，使之基本上参照和如附图4所示的方式操作。
7.一个用于内插或分数滤波器结构的陷波滤波器包括一对顺列连接在输入节点和输出节点之间的全通网络滤波器，这对滤波器的第一个滤波器的输入端要连到输出节点，而这些滤波器的第二个滤波器的抽头输出端要连到输入节点，其中的每一个全通网络滤波器由一通过量变换函数X(Z)X(Z)＝〔Z-1-K〕/〔1-KZ-1〕定义，而这些滤波器的第二个滤波器具有一个中间变换函数Y(Z)Y(Z)＝αZ-1/〔1-KZ-1〕式中α是一个结构常数。
8.如权利要求
7中的要求的一个陷波滤波器，其中的每一个全通网络滤波器包括一个延迟元件和一个系数乘法器，每一滤波器在网络滤波器的各有关支路里，并被安置在一公共输入端和一端出节点之间;支路节点也要安放在输入端和延迟元件及乘法器之间，这些支路节点要分别交叉耦合到乘法器的输出端和延迟元件。
9.如权利要求
7中所要求的一个陷波滤波器，其中的每个全通网络滤波器在输入节点和输出节点之间有一顺列连接的延迟元件，在延迟元件的输出端和输出节点之间有一反馈连接，在延迟元件的输入端和输出节点之间有一前馈连接，每一连接都包含一相同的系数乘法器。
10.设计、适用和安装一个陷波滤波器，使之基本上参照和如附图1和3或2和3所示的、按上文所述的那种方式操作。
专利摘要
一种滤波器结构(图4)，包含设计的陷波滤波器在偏移内插器/分数计算器的较低抽样率少许的某频率处具有一个传输零，因而增加在半抽样率频率处的衰减。陷波滤波器(C)由两个相同的全通网络滤波器(31和33)组成，并具有前馈和反馈连接(39和41)，后一连接(41)包含一个系数乘法器(43)。反馈连接(41)连接在第二个这些网络滤波器的抽头输出端(T)、滤波器和一输入节点(35)之间。抽头滤波器(33)由通过量变换函数和抽头变换函数X(Z)和Y(Z)表征。
文档编号H03H17/04GK86105230SQ86105230
公开日1987年4月29日 申请日期1986年8月26日
发明者奈杰尔·保罗·戴尔 申请人:普列斯海外有限公司导出引文BiBTeX, EndNote, RefMan