专利名称：一种高速模拟开关的制作方法
技术领域：
本发明涉及一种由双极晶体管组成的高速模拟开关。
常规的电子模拟开关，当开关闭合时，开关就如同一根导线，开关的输入输出端短接互通。由于开关有一通态电阻，电子模拟开关的负载变化，必然会影响到输入端的信号源，也即，这种开关必然有插入影响。在许多应用场合，比如高频小信号、弱信号的可控传送，既要求电子模拟开关的插入影响小到可忽略的地步，又要求能不失真地高速可控传送。这意味着要求开关的输入输出端近乎隔离；而在控制信号作用下，又能高速将输入信号映射到输出端。为了消除可控传输中的插入影响，现有技术中通常采用模拟开关后接运放跟随方式，用模拟开关来实现可控传输，而用运放的高输入阻抗来消除插入影响，其缺点是1．运放带宽有限，速度不易做快；2．运放集成制作复杂，制作成本较大。为了提高工作速度亦有采用模拟开关后接晶体管射极跟随器方式来实现，这种方式的缺点是信号经射极跟随器后，电平会位移一个PN结正向压降，给使用带来不便，同时如射极跟随器的输出不采用恒流方式，随着信号的变化，射极输出电流会发生变化，引起发射结压降发生变化，从而使信号在传输中产生附带的畸变失真。
本发明的任务是为克服现有技术的缺陷提供一种具有优越的单向隔离功能的高速模拟开关。
为了解决上述任务，本发明采用
图1所示的本发明高速模拟开关电路，它用第一NPN晶体管(T3)、第二NPN晶体管(T4)、第一PNP晶体管(T2)、第二PNP晶体管(T2＇)、第三PNP晶体管(T1)共五个晶体管组成模拟开关。第一PNP晶体管(T2)和第二PNP晶体管(T2＇)的发射极和集电极分别相连，组成一对并联PNP晶体管，一对并联PNP晶体管中的两个晶体管基极可分别选作模拟开关的模拟信号输入端Vi和输入控制端Vc，第一NPN晶体管(T3)的基极与所述一对并联的PNP晶体管的发射极连接点相连，第一NPN晶体管(T3)的发射极则作为模拟开关的输出端V0，第一NPN晶体管(T3)的集电极连接参考电压Vcc，第二NPN晶体管(T4)的发射极与并联的PNP晶体管(T4)的集电极连接点相连，并接至电源“地”。第二NPN晶体管(T4)的基极连接第一偏置电压Vb1第三PNP晶体管(T1)的集电极和基极分别与第一NPN晶体管(T3)的基极和集电极相连，第三PNP晶体管(T1)的发射极连接第二偏置电压Vb2。
本发明高速模拟开关的运行情况是当控制端Vc的控制信号为“0”时(低电平时)，Vi上的输入信号被封住，无法传送到输出端，输出端输出低电平。当控制端Vc的控制信号为“1”时(高电平时)，Vi上的输入信号经第二PNP晶体管(T2′)跟随输出，信号电平提高了一个发射结压降，再经第一NPN晶体管(T3)跟随输出，信号电平恢复原有值。输入信号在变化过程中，由于T1、T4管的恒流作用，T2＇、T3管中流过的电流始终不变，也即T2＇、T3管的发射结压降不变，使得经本发明模拟开关传输后的信号不会产生附加失真。由于开关中对输入信号的两级射极跟随，开关的输入阻抗很高，开关的接入，不会对信号产生有害的插入影响。因此，可以将这种开关称为单向隔离模拟开关。又由于这种开关的速度极快，常规制作工艺下的传播延迟小于1ns，因此，它又可称为是一种高速单向隔离模拟开关。
这种新型模拟开关由于具有极小的插入影响，因而有较广泛的用途。在高频小信号、弱信号的可控传送中，优点十分突出。
下面结合附图和最佳实施例对本发明作进一步详细说明。
图1是本发明高速模拟开关的电路图。
图2是本发明一项实施例将图1所示本发明的高速模拟开关电路制成集成电路的剖面结构示意图。
为了将本发明高速模拟开关设计成能够与常规双极型NPN晶体管集成电路工艺相容的电路，在本发明高速模拟开关的最佳实施例中所有PNP晶体管均采用以N型半导体材料作基区并沿基片水平或纵深方向设置的横向或垂直的结构。
图2示出了本发明一项实施例中将图1所示本发明的高速模拟开关电路制成集成电路的剖面结构示意图。图中在P-型衬底(1)上的N型外延层基体(2)中用P+型隔离槽(3)隔离成第Ⅰ、第Ⅱ、第Ⅲ和第Ⅳ共四个隔离区。在第Ⅰ隔离区内设置一个正常结构的NPN晶体管和一个横向结构的PNP晶体管分别作为第一NPN晶体管T3和第三PNP晶体管T1，并设置一个N+引接端作为参考电压Vcc的引接端，其中T3的集电极、T1的基极以及Vcc的引接端均与第Ⅰ隔离区内的外延层基体(21)连通，它们相互间基本上是相连的，T3的基极与T1集电极有一共用的P+型引接端(25),T1的发射极引接端用作第二偏置电压Vb2的引接端。在第Ⅱ隔离区(22)内设置一个正常的NPN晶体管作为第二NPN晶体管(T4),T4的发射极引接端与P+型隔离墙(3)和P型半导体衬底(1)相连作为接地GND,T4的基极引接端用作第一偏置电压Vb1的引接端，T4的集电极引接端与第Ⅰ隔离区中T3的发射极引接端相连用作本发明模拟开关的输出端Vo。在第Ⅲ和第Ⅳ隔离区内各设置一个以N型半导体外延层基体材料(23,24)作基区的垂直方向结构的PNP晶体管分别用作第一PNP晶体管T2和第二PNP晶体管T2＇,T2和T2＇的发射极引接端与第Ⅰ隔离区中第一NPN晶体管T3的基极和第三PNP晶体管T1的集电极的共用引出端(25)相连，T2和T2＇的集电极与P-型衬底(1)及P+型隔离墙(3)相连接地(GND),T2和T2＇的基极引接端则分别为本发明高速模拟开关的控制端Vc和输入端Vi。
权利要求
1．一种双极晶体管的高速模拟开关，其特征在于它由第一NPN晶体管、第二NPN晶体管、第一PNP晶体管、第二PNP晶体管、第三PNP晶体管共五个晶体管组成，其中所述第一PNP晶体管和所述第二PNP晶体管的发射极和集电极分别相连，组成一对并联PNP晶体管，所述一对并联PNP晶体管中的两个晶体管基极则分别作为所述模拟开关的模拟信号输入端和输入控制端，所述第一NPN晶体管的基极与所述一对并联的PNP晶体管的发射极连接点相连，所述第一NPN晶体管的发射极则作为所述模拟开关的输出端，所述第一NPN晶体管的集电极连接参考工作电压，所述第二NPN晶体管的发射极与所述一对并联的PNP晶体管的集电极连接点相连，并接至电源“地”，所述第二NPN晶体管的集电极与所述模拟开关的输出端相连，所述第二NPN晶体管的基极连接第一偏置电压，所述第三PNP晶体管的集电极和基极分别与所述第一NPN晶体管的基极和集电极相连，所述第三PNP晶体管的发射极连接第二偏置电压。
2．按照权利要求1所述的高速模拟开关，其特征在于其中所述第一NPN晶体管和所述第三PNP晶体管是在集成电路芯片中共占一个第Ⅰ隔离区的一个正常结构NPN晶体管和一个横向PNP晶体管，所述正常结构的所述第一NPN晶体管的基极与所述横向的所述第三PNP晶体管的集极有一共用的P+型引接端，在所述第Ⅰ隔离区芯片基体的表面上设一N+型引接端作为所述参考工作电压的引接端与所述正常结构的所述第一NPN晶体管的集电极以及所述横向的所述第三PNP晶体管的基极连通，在所述第Ⅰ隔离区的表面上还设有作为所述模拟开关输出端的所述第一NPN晶体管的N+型发射极引接端以及作为所述第二偏置电压引接端的所述第三PNP晶体管的P+发射极引接端。
3．按照权利要求1所述的高速模拟开关，其特征在于其中所述第二NPN晶体管是在集成电路芯片中一个第Ⅱ隔离区内的一个正常结构NPN晶体管，在所述第Ⅱ隔离区的芯片表面上设有与所述隔离区的P+型隔离墙连接并接地的所述第二NPN晶体管的N+型发射极引接端，用作所述第二偏置电压引接端的所述第二NPN晶体管的基极引接端，以及与所述模拟开关输出端相连的所述第二NPN晶体管的N+型集电极引接端。
4．按照权利要求1所述的高速模拟开关，其特征在于其中所述第一和第二PNP晶体管是分别在集成电路芯片中一个第Ⅲ隔离区和一个第Ⅳ隔离区内的各一个以N型芯片基体作基区的沿芯片纵深方向设置的垂直向结构的第一和第二PNP晶体管，在所述第Ⅲ和第Ⅳ隔离区的芯片表面上分别设有连接在一起的所述第一和第二PNP晶体管的P+型发射极引接端以及分别作为所述模拟开关的输入信号控制端和输入端的第一和第二PNP晶体管的N+型基极引接端，所述第一和第二PNP晶体管的集电极共同设置在所述集成电路芯片的P-型衬底上并接地。
5．按照权利要求2、3和4所述的高速模拟开关，其特征在于所述集成电路芯片中第Ⅰ隔离区内所述第一NPN晶体管的基极与所述第三PNP晶体管的集电极的共用P+型引接端与所述集成电路芯片中所述第Ⅲ和第Ⅳ隔离区的所述第一和第二PNP晶体管的P+型发射极引接端连接在一起。
6．按照权利要求1所述的高速模拟开关，其特征在于所述第一、第二和第三PNP晶体管是在集成电路芯片中以所述芯片的N型基体材料作基区并沿基片水平或纵深方向设置的横向或垂直向的PNP晶体管。
全文摘要
一种能够消除插入影响并有单向隔离功效的高速模拟开关,它有一对发射极和集电极分别相连的并联PNP管,并联管的基极各作模拟开关的输入端和控制端。另有一个PNP管和一个NPN管两者的集电极与基极交叉互连,其中NPN管的基极还与并联PNP管的发射极相连,其集电极接参考电压,发射极作模拟开关的输出端,而其中PNP管的发射极则接第二偏压。还有一个NPN管其集电极接输出端,基极接第一偏压,发射极与并联PNP管的集电极共同接地。
文档编号H03K17/04GK1228640SQ9810048
公开日1999年9月15日 申请日期1998年3月5日 优先权日1998年3月5日
发明者石寅, 李世祖, 朱荣华, 王守觉 申请人:中国科学院半导体研究所