专利名称：用于场效应晶体管放大器的偏压电路的制作方法
技术领域：
本发明涉及用于场效应晶体管(FET)的偏压电路，且尤其涉及用于场效应晶体管微波放大器的用以维持场效应晶体管的漏极电流为恒定值的偏压电路。
例如，在日本专利申请公开平3-11682中揭示了一种此类用于场效应晶体管放大器的常规偏压电路。所揭示的常规偏压电路被用于即使当由于某种原因而使得场效应晶体管的直流参数发生变化时也能自动地维持场效应晶体管的漏源电压，以及因此而使其漏极电流都处于恒定值。图7为已公开的用于场效应晶体管放大器的常规偏压电路的电路图。在用于图7中所示的接地源极型场效应晶体管Q1的直流偏压电路中，FETQ1的栅极电极通过电阻R2与负电源VGG相连而且其中的漏极电极通过电阻R1与正电源VDD相连。PNP双极晶体管Q2的集电极与位于FETQ1的栅极电极与电阻R2之间的结相连，而PNP双极晶体管Q2的发射极与位于FETQ1的漏电极和电阻R1之间的结相连。此外，PNP双极晶体管的基极电极通过电阻R6与正电源VDD相连并通过电阻R7接地。此偏压电路的特征在于其工作用于补偿由于FET的直流参数的变化而引起的FETQ1的漏极电流及因此而引起的漏源电压的变化。
此外，根据上述的电路结构，可以自动地将FET的漏源电压及漏极电流维持在各个恒定值处。
下面详细描述图7中所示的偏压电路的上述操作。偏压电路由FETQ1、PNP双极晶体管Q2、及电阻R1、R2、R6、和R7组成。电阻R1的值是这样选择的，即当预定漏极电流流过FET时，漏源电压变为预定值而电阻R6和R7决定了被提供到PNP双极晶体管Q2的基极的基准电压。所确定的基准电压应比漏源电压低，使其差值与基极—发射极电压相对应。电阻R2的值是这样选出的，即当PNP双极晶体管Q2的集电极电流流过时，与集电极电流的变化相对应的电压被提供给FETQ1的栅极电极。
假设由于某种原因FETQ1的直流参数产生变化而漏极电流也相应地被减小，通过电阻R1的电压降也由于漏极电流的降低而降低并因此使得FETQ1的漏源电压升高。然后，PNP双极晶体管的基极—发射极电压被升高，基极电流被升高且因此集电极电流也升高。因为由于集电极电流的升高使得通过电阻R2的电压降更大，因此被提供给FETQ1的栅极的电压也即栅源电压被降低。因此，漏极电流被升高且由此漏极电流和漏源电压被维持为常数。
在上述的常规技术中，PNP晶体管Q2的发射极—基极电压随温度的变化而变化，因此，FETQ1的漏极电压随温度的变化值与发射极—基极电压的变化值对应。漏极电流依赖于漏极电压与被提供给电阻R1的正向电源电压VDD之间的差值。因此，当将漏极电压设定在正向正源电压VDD的附近时，加在电阻R1两端的电压变小且漏极电压变化对漏极电流变化的影响变大。其结果，漏极电流会激烈地变化。因此，当FETQ1的漏极电压设定在正电源电压VDD的附近时，例如在正电源电压VDD被设定较低的情况下，不可能维持恒定的漏极电流。
本发明的一个目的是提供一种FET放大器的偏压电路，那么即使FET的漏极电压被设定在放大器的正电源电压的电压附近，也可以通过它以防止由于温度变化而造成的放大器的FET的漏极电流的实质生变化。
根据本发明，接地电源型FET放大器的偏压电路的特征在于第一晶体管被连接在FET的漏电极与栅电极之间；而第二晶体管被与FET的漏极电阻及第一晶体管相连。
此外，第二晶体管的基极直接与发射极相连。
根据本发明的偏压电路其特征在于第一晶体管的发射极—基极电压特性基本上与第二晶体管的发射极—基极电压特性相同。
此外，当FET为N沟道结型时第一和第二晶体管为PNP晶体管而当FET为P沟道结型时第一和第二晶体管为NPN晶体管。
此外，本发明的偏压电路的特征在于还包括用于调节第一晶体管的基极电压的装置。
在根据本发明的偏压电路中，还在为PNP晶体管Q2提供基极电势的偏压电路中的偏压电路部分内，另外设置一个PNP晶体管Q3，其具有一个基极和一个直接与基极相连的集电极并与PNP晶体管Q2具有同一类型。当PNP晶体管Q2的发射极—基极电压随温度变化而变化时，PNP晶体管Q3的发射极—基极电压类似地随PNP晶体管Q2的发射极—基极电压的变化而变化，从而PNP晶体管Q2的基极电势也变化。因此，TETQ1的漏极电压基本上变为常数并且即使当漏极电压被设定在FET放大器的正电源电压VDD的附近时漏极电流也维持在恒定值。
图1为根据本发明的第一个实施例的FET放大器的偏压电路的电路图；图2为示出图1中所示的偏压电路的各个部分的电压一温度特性的示意图；图3为示出图1中的偏压电路的FET的漏极电流—温度特性的示意图；图4为根据本发明的与现有技术相比较的FET的漏极电流的变化率与FET的温度和漏极电压间关系的示意图；图5为根据本发明第二实施例的用于FET的偏压电路的电路图6为根据本发明第三个实施例的用于FET的偏压电路的电路图；及图7为常规用于FET放大器的偏压电路的电路图。
下面参考附图对本发明的最佳实施例进行描述。
图1为根据本发明第一个实施例的FET放大器的偏压电路的电路图。在图1中，接地源极型FETQ1的直流偏压电路包括一个PNP晶体管Q2和一个PNP晶体管Q3，其中晶体管Q2具有一个与FETQ1的漏极相连的发射极以及其通过电阻R1与正电源VDD相连，并且PNP晶体管Q2具有一个与FETQ1的栅极相连的集电极且其通过电阻R2与负电源VGG相连，另外其中的PNP晶体管Q3具有一个与正电源VDD相连的发射极、一个基极和一个直接与基极相连的集电极，且基极和集电极通过电阻R3与PNP晶体管Q2的基极相连并通过电阻R4与地相连。
下面参考图2详细描述图1中所示的偏压电路的操作。
在图2中，VE2表示PNP晶体管Q2的发射极电势、VB2表示基极电势、VEB2表示发射极—基极电压、△VEB2表示温度引起的发射极—基极电压的变化、VEB3表示PNP晶体管Q3的发射极—基极电压，△VEB3表示温度引起的P晶体管Q3的发射极—基极电压的变化以及VDD表示正电源VDD的电压值。为了简化数学运算，PNP晶体管Q1和Q3的基极电流被假设为小到可以忽略。
电阻R1的值是这样确定的，当预定的漏极电流ID流过时，FETQ1的漏极电压VD根据下面的方程(1)变为预定值R1=VDD-VDID---(1)]]>当在将漏极电压VD设定在正电源的电压VDD的附近情况下，电阻R1的值被设定在从几欧姆到几百欧姆的范围内。
PNP晶体管Q2的集电极电流IC2流过电阻R2并且将与集电极电流IC2的变化相对应的电压根据下面的方程(2)提供给FETQ1的栅极R2=VGG-V4IC2---(2)]]>由于集电极电流IC2针对FETQ1的漏极电流ID必须被设定得足够小，因此电阻R2的值就应从几千欧姆到几百千欧的范围内选出。电阻R3及R4决定了PNP晶体管Q2的基极电势VB2并且基极电势VB2的数值就比FETQ1的漏极电压VD值低一个发射极—基极的电压值。在此情况下，PNP晶体管Q3的集电极电流被设定为基本上等于PNP晶体管Q2的集电极电流IC2。电阻R3的数值范围为从几百欧姆到几千欧姆且电阻R4的数值范围从几千欧姆到几百千欧姆之间。通过用与正电源的电压VDD与PNP晶体管Q3的发射极—基极电压(VEB3+△VEB3)间的差相应处用电阻R3和R4来进行分压后，获得PNP晶体管Q2的基极电势VB2，并用下面方程(3)表示VB2=R4R3+R4×{VDD-(VEB3+ΔVEB3)}---(3)]]>在此情况下用图2中的曲线VB2表示PNP晶体管Q2的基极电势随温度的变化而产生的改变。
FETQ1的漏极电压VD为PNP晶体管Q2的基极电势VB2和PNP晶体管Q2的发射极—基极电压(VEB2+△VEB2)的和并用下列公式(4)表示VD＝VB2+(VEB2+△VEB2)……(4)从公式(3)和(4)，可获得下面的公式(5)VD=R4R3+R4·VDD+{VEB2+ΔVEB2-R4R3+R4·(VEB3+ΔVEB3)}---(5)]]>为了理解公式(5)，在假设PNP晶体管Q2和Q3基本上是相类似的产品且具有大致一样的能引起发射极—基极电压变化的温度的情况下，也即VEB2VEB3及△VEB2△VEB3，公式(5)还可简化为后面的公式(6)。在此情况下，图2中示出了VEB2+△VEB2和VEB3+△VEB3。VD=R4R3+R4·VDD+R3R3+R4·(VEB2+ΔVEB2)---(6)]]>从公式(6)很清楚地看出，由于公式(6)的右边的第一项要比第二项大很多，因此在不考虑温度变化的情况下漏极电压VD大致为常数。
图2中的曲线VD示出了此情况。
通过用公式(6)对△VEB2的微分可以获得如下方程，它表示了造成PNP晶体管Q2的发射极—基极电压变化的温度对漏极电压VD的影响。ΔVDΔVEB2=R3R3+R4---(7)]]>另一方面，根据现有技术的偏压电路，通过如下的电阻R7对电阻(R6+R7)的和比率可以给出PNP晶体管的基极电势VB′VB′=R7R6+R7·VDD---(8)]]>由于FETQ1的漏极电压VD′为基极电势VB2′和发射极—基极电压(VEB2+△VEB2)的和，可通过如下的方程(9)来表示VD′=R7R6+R7·VDD+(VEB2+ΔVEB2)---(9)]]>通过方程(9)对△VEB2的微分，可获得如下的方程ΔVD′ΔVEB2=1---(10)]]>将方程(7)与方程(10)进行比较，很明显地，在根据本发明的偏压电路中，与现有技术中的情况相比，造成PNP晶体管Q2的发射极—基极电压变化的温度对FETQ1的漏极电压的影响被限于R3/(R3+R4)。
此外.通过如下的方程(11)可获得流过FETQ1的漏极电流IDID=VDD-VDR1---(11)]]>通过方程(6)及(11)，可得到如下方程ID=1R1·R3R3+R4·{VDD-(VEB2+ΔVEB2)}---(12)]]>通过用方程(12)对△VEB2微分可以获得如下的方程，它表示了造成PNP晶体管Q2的发射极—基极电压的变化的温度对漏极电流的影响ΔIDΔVEB2=-1R1·R3R3+R4---(13)]]>类似地，流过现有技术偏压电路的漏极电流ID变为如下ID′=VDD-VD′R1---(14)]]>通过方程(9)及(14)的组合，可获得如下方程ID=1R1·{R6R6+R7·VDD-(VEB2+ΔVEB2)}---(15)]]>通过用方程(15)对△VEB2进行微分可获得如下的方程它表示了造成PNP晶体管Q2的发射极—基极电压的变化的温度对漏极电流的影响ΔID′ΔVEB2=-1R1---(16)]]>通过用方程(13)与方程(16)进行比较，很清楚地看出，在根据本发明的用于FET的偏压电路中，与现有技术偏压电路中的情况相比，造成PNP晶体管Q2的发射极—基极电压变化的温度对FETQ1的漏极电流的影响被限于R3/(R3+R4)。
虽然，为了简化描述，PNP晶体管Q2及Q3已经被描述成具有基本相同的基极—发射极电压特性及相同的造成基极—发射极电压变化的温度，但实际上很难获得具有相同特性的晶体管。
然而，当选择了同类的晶体管时，它们间的差别非常小而且可以充分限制漏极电流的变化。当来用同时包括两个PNP晶体管Q2和Q3的PNP晶体管集成电路时，所获得的PNP晶体管就有可能具有实质上相同的特性。
现在，参考附图对本发明的最佳实施例进行详细描述。参考图1，使用作为放大FETQ1的GaAsFET来放大具有微米波长范围的频率的信号。GaAsFETQ1具有与作为PNP晶体管Q2的硅PNP晶体管的发射极相连的漏极且通过作为电阻R1的芯片电阻与正电源VDD相连，以及具有与作为PNP晶体管Q2的硅PNP晶体管的集电极相连的栅极另外还通过作为电阻R2的芯片电阻与负电源VGG相连。作为与硅PNP晶体管Q2同类的PNP晶体管Q3的硅PNP晶体管具有与正电源VDD相连的发射极、基极和与基极相连的集电极，并通过作为电阻R3的芯片电阻与硅PNP晶体管Q2的基极相连和通过作为电阻R4的芯片电阻与地相连。
下面将参考图3对此实施例的工作进行详细描述，假设正电源电压VDD＝+3.3V、VEB2＝VEB3＝+0.7V、△VEB2＝△VEB3＝+0.1V(在-25℃)、△VEB2＝△ VEB3＝OV(+25℃)、△VEB2＝△VEB3＝-0.1V(+75℃)(双极晶体管的发射极—基极电压的温度特性通常被认为是-2mv/℃)，负电源电压VGG＝-3V、R1＝30Ω、R2＝24KΩ、R3＝3KΩ、R4＝23KΩ、R6＝10KΩ、及R7＝23KΩ。
通过方程(3)可以得到PNP晶体管Q2的基极电压VB2，也即在-25℃时，VB2＝2.212V；在+25℃时为2.3V；在+75℃时为2.388V。
通过方程(4)可以得到FETQ1的漏极电压VD，也即在-25℃时VD＝3.012V、在+25℃为3.0V、在+75℃为2.988V。
通过方程(11)可以获得FETQ1的漏极电流ID，也即在-25℃时ID＝9.6mA、在+25℃ ID＝10mA、在+75℃ID＝10.4mA。
这些都示于图3中。
漏极电流在室温的变化率为±4％。
另一方面，根据方程(8)，在不考虑温度的情况下，现有技术偏压电路的PNP晶体管Q2的基极VB2′为2.3V。
根据方程(9)，FETQ1的漏极电压VD′在-25℃为3.1V、在+25℃为3.0V、在+75℃为2.9V。
根据方程(14)，漏极电流ID′在-25℃为6.667mA、在+25℃为10mA及在+75℃为13.333mA。
这些示于图3中。
因此，现有技术偏压电路的漏极电流的变化率在室温下为±33.3％。
通过上述描述，可以清楚地看出根据本发明漏极电流随温度变化的变化率。有了实质上的改善。
图4示出了本发明偏压电路及现有技术偏压电路的漏极电流变化率特性。也即图4表示了，当正电源电压VDD为+3.3V时漏极电压VD变化时，在室温下漏极电流变化率的计算结果。
根据本发明的偏压电路，漏极电流的变化率恒定为大约4％而与设定的漏极电压VD无关，然而，根据现有技术的偏压电路，变化率随漏极电压的上升而上升。
下面将参考图5对本发明的第二个实施例进行描述。第二个实施例与图1中所示的第一个实施例的区别在于，第一个实施例的固定电阻R4被可变电阻R5替代。如上所述，即使当晶体管Q2和Q3为同类晶体管时，实际上也不可能使它们具有相同的发射极—基极电压特性。在此情况下，FETQ1的漏极电压会与设定值存在偏差并由此漏极电流会与设定值存在偏差。然而，通过使用可变电阻R5替代固定电阻，可以调节漏极电压并由此调节了漏极电流。
虽然6在本发明的最低实施例中，FETQ1为N沟道结型晶体管而正电源电压为VDD，而本发明并不限于这些。
图6示出了使用P沟道耗尽型FETQ1的偏压电路。在图6中，负电源电压为VDD而正电源电压为VGG。在图6中的偏压电路中，晶体管Q2和Q3为NPN晶体管。对于图6中所示的偏压电路，可以获得由图1或图5中所示的偏压电路的相同的特性。
如上所述，本发明的特征在于通过将第二PNP晶体管加到第一PNP晶体管的偏压部分可以补偿由温度造成的第一PNP晶体管的发射极—基极的电压变化。
其结果，即使当将FETQ1的漏极电压设定在正电源电压的附近时也可限制由于温度的变化所造成的漏极电流的变化。
权利要求
1.一种用于具有一个场效应晶体管的场效应晶体管放大器的偏压电路，其特征在于，具有一个与第一电源相连的漏极端、一与第二电源相连的栅极端和一个接地的源极端，其特征在于其中包括连接在所述场效应晶体管的所述漏极端与所述栅极端之间的第一晶体管；及连接在所述第一电源与所述第一晶体管的基极端子之间的第二晶体管。
2.根据权利要求1所述的偏压电路，其特征在于其中所述第一和第二晶体管具有基本相同的发射极一基极电压特性。
3.根据权利要求1所述的偏压电路，其特征在于所述第一和第二晶体管被设置在一个芯片内。
4.根据权利要求1所述的偏压电路，其特征在于所述第一晶体管通过基极电阻接地。
5.根据权利要求1所述的偏压电路，其特征在于所述第二晶体管具有一个基极和一个直接与所述基极相连的发射极。
6.根据权利要求1所述的偏压电路，其特征在于其中所述场效应晶体管为N沟道结型晶体管，所述第一和第二晶体管为PNP晶体管，所述第一电源为正直流电源且所述第二电源为负直流电源。
7.根据权利要求1所述的偏压电路，其特征在于其中所述场效应晶体管为p沟道耗尽型晶体管，所述第一和第二晶体管为NPN晶体管，所述第一电源为负直流电源而所述第二电源为正直流电源。
8.根据权利要求4所述的偏压电路，其特征在于所述基极电阻为可变电阻。
9.根据权利要求1所述的偏压电路，其特征在于其中所述场效应晶体管放大器为微米波段的高频放大器。
10.一种用于具有场效应晶体管的场效应晶体管放大器的偏压电路具有一个与正直流电源相连的漏极端、与负直流电源相连的栅极端及一接地的源极端，其特征在于，其中包含连接在所述场效应晶体管的所述漏极端与所述栅极端之间的第一PNP晶体管；连接在所述场效应晶体管的所述漏极端与所述正直流电源之间的第一电阻；连接在所述场效应晶体管的所述栅极端与所述负直流电源之间的第二电阻；连接在所述正直流电源与所述第一PNP晶体管的基极端之间的第二PNP晶体管具有一个基极和一个直接与所述基极相连的发射极，其中所述第一和第二PNP晶体管的发射极—基极电压特性基本相同。
11.一种用于具有场效应晶体管的场效应晶体管放大器的偏压电路，具有一个与负直流电源相连的漏极端、与正直流电源相连的栅极端和一个接地的源极端，其特征在于，其中包含连接在所述场效应晶体管的所述漏极端与所述栅极端之间的第一NPN晶体管；连接在所述场效应晶体管的漏极端与所述负直流电源之间的第一电阻；连接在所述场效应晶体管的所述栅极端与所述正直流电源之间的第二电阻；第二PNP晶体管连接在所述正直流电源与所述第一PNP晶体管的基极端之间，其具有一个基极和一个直接与所述基极相连的发射极，其中所述第一和第二PNP晶体管的发射极—基极电压特性基本相同。
全文摘要
在具有源极接地的FETQ的直流偏压电路中,为了不论直流参数作何变化都能维持FET的漏源电压和漏极电流的自动恒定,在FETQ1漏极与栅极之间设置第一PNP晶体管Q
文档编号H03F1/30GK1195224SQ98100320
公开日1998年10月7日 申请日期1998年1月9日 优先权日1997年1月10日
发明者山口裕 申请人:日本电气株式会社