专利名称：使用于数字模拟转换器的动态偏压控制电路及其相关装置的制作方法
技术领域：
本发明提供一种使用于数字模拟转换器的动态偏压控制电路，尤指一种 利用一差动放大器来动态调整的动态偏压控制电路。
背景技术：
现有技术中，一 10/100高速网络芯片的数字模拟转换器(Digital-to-analog Converter, DAC)是由数十组切换电流源所组成，例如二十、四十、或六十组 切换电流源以并联的方式耦接在一起来组成。请参考图1。图1为高速网络 芯片IO的部分电路的示意图，高速网络芯片IO尚包括一数字模拟转换器102 以及一切换电流源103。随着集成电路制程的进步，供应电压端Vdd逐浙降 低。例如在.18制程中，供应电压端VoD为1.8V，第一输出电压端Voutl的信 号大小落在电压VDD - 1.25与VDD + 1.25之间，则最低电压与接地GND只相 差550mV,很有可能挤压到下方的切换电流源103使其进入三极区，造成电 流I,变小，输出信号的振幅下降。当供应电压端VoD愈来愈低时，此种现象 将更加严重。
现有解决办法为增加电流源组件的面积，降低其饱和汲源电压(Vdsat), 使其不易进入三极区。但若数十组切换式电流源的组件面积一齐增加，在面 积成本的考虑上是较为不利的。
发明内容
如上所述，本发明的目的之一为提供一应用于数字模拟转换器的动态偏 压控制电路，利用一差动放大器来动态补偿电流，且不需增加电流组件面积。
本发明提供一种应用于数字模拟转换器的动态偏压控制电路，其包含一 电流源、 一第一开关、 一差动放大器及一第三开关。该电流源是用来输出一 第一电流。该第一开关的控制端是耦接于该电流源的输出端，用以产生该第一电流。该差动放大器具有一第一输入端用来接收一参考电压，及一第二输 入端耦接于该第一开关的第一端。该第三开关耦接于该差动放大器的输出端 与该第一开关之间，用来根据该差动放大器输出的结果调整该第一开关的第 一端的电压。该第一开关的控制端是耦接于一第二开关，该第二开关是用以 将与该第一电流为一特定比例的一第二电流输入该第二开关。
本发明提供一种高速网络芯片，其包含一动态偏压控制电路及一数字模 拟转换电路。该动态偏压控制电路包含一电流源、 一第一开关、 一差动放大 器以及一第三开关。该电流源是用来输出一第一电流。该第一开关的控制端 是耦接于该电流源的输出端，用以产生该第一电流。该差动放大器具有一第 一输入端用来接收一参考电压，及一第二输入端耦接于该第 一开关的第 一端。 该第三开关耦接于该差动放大器的输出端与该第一开关之间，用来根据该差 动放大器输出的结果调整该第一开关的第一端的电压。该数字模拟转换电路 包含一第四开关及一第五开关。该第四开关的第二端是耦接于该第二开关的
第一端。该第五开关的第二端是耦接于该第二开关的第一端。其中，该第一 开关的一控制端是耦接于一第二开关的控制端，该第四开关的一第二端是耦 接于该第二开关的第一端，该第五开关的一第二端是耦接于该第二开关的第 一端。该第二开关是用以将与该第 一 电流为 一特定比例的 一第二电流输入该 第二开关。
图1为现有技术一高速网络芯片的部分电路的示意图。 图2为本发明一高速网络芯片的部分电路的示意图。
图3为图2的的第一输出电压端与电压Vdsl的波形图。 图4为本发明另一高速网络芯片的部分电路的示意图。
主要组件符号说明
10、 20、 40
204、 404
102、 202、 402
103
42
高速网络芯片
偏压控制电^各
数字模拟转换器
切换电流源
电流源
544差动放大器Qi、Q21、 Q31第一开关
Q2、Q22、 Q32第二开关
Q33第三开关Q34第四开关
Q35第五开关Q51第六开关
Q52第七开关Q53第八开关
L,第一电感器L2第二电感器
Ri第一电阻器R2第二电阻器
Voutl 第一输出电压端Vout2第二输出电压端
vDD供应电压端Vin电压输入端
I,第 一 电流
212、222、 314、 324、334、344、 354、
242、252、 262、 272、514、524、 534第一端
214、224、 316、 326、336、346、 356、
244、254、 264、 274、516、526、 536第二端
312、322、 332、 512、522、532控制端
442第 一输入端444第二输入端
422输入端424、 446输出端
具体实施例方式
请参考图2。图2为一高速网络芯片20的部分电路的示意图，高速网络 芯片20包括有本发明的一数字模拟转换器(Digital-to-Analog Converter, DAC)202以及一偏压控制电路204。偏压控制电路204包含一电流源42、 一 第一开关Q31、 一差动放大器44以及一第三开关Q33。电流源42的输入端 422是耦接于一电压输入端Vin，电流源42是用来输出 一第 一电流I,。第一 开关Q31具有一控制端312耦接于电流源42的输出端424，用以产生第一电 流I,， 一第一端314,以及一第二端316耦接于地。高速网络芯片20尚包含 数字模拟转换器202的一电流源组件(Current Cell)- —第二开关Q32，第二开 关Q32具有一控制端322耦接于第一开关Q31的控制端312, —第一端324, 以及一第二端326耦接于地，用以将一大小等于第一电流I,的2.5倍的电流 输入第二开关Q32。差动放大器44具有一第一输入端442用来接收由数字编码决定的一参考电压Vref,及一第二输入端444耦接于第一开关Q31的第一 端314。第三开关Q33具有一控制端332耦接于差动放大器44的输出端446, 一第一端334耦接于电流源42的输出端424，及一第二端336耦接于第一开 关Q31的第一端314,第三开关Q33是用来根据差动放大器44输出的结果调 整第三开关Q33的控制端332,使第一开关Q31的第一端314的电压等于参 考电压Vref的电压值。其中，第一开关Q31与第二开关Q32是一电流镜电 路(Current Mirror Circuit)的两晶体管。而电流源42、第一开关Q31、差动 放大器44及第三开关Q33构成数字模拟转换器202的偏压控制电路。
请继续参考图2。数字模拟转换器202包含一第四开关Q34及一第五开关 Q35。第四开关Q34具有一第一端344耦接于一第一输出电压端Voutl,及一 第二端346耦接于第二开关Q32的第一端324。第五开关Q35具有一第一端 354耦接于一第二输出电压端Vout2，及一第二端356耦接于第二开关Q32 的第一端324。高速网络芯片20尚包含一第一电感器Lp —第二电感器L2、 一第一电阻器R,以及一第二电阻器R2，该些组件是网络线的等效电路，供电 路仿真之用。第一电感器"具有一第一端242耦接于第一输出电压端Voutl, 第二电感器L2具有一第一端252耦接于第一电感器L,的第二端244且耦接于 一供应电压端VDD,及一第二端254耦接于第二输出电压端Vout2。第一电阻 器R,具有一第一端262耦接于第一输出电压端Voutl，第二电阻器R2具有一 第一端272耦接于第一电阻器R,的第二端264且耦接于供应电压端VDD,及 一第二端274耦接于第二输出电压端Vout2。其中，第一开关Q31、第二开关 Q32、第三开关Q33、第四开关Q34及第五开关Q35可为N型金氧半导体晶 体管或者NPN型双极晶体管。
请参考图3。图3为图2的的第一输出电压端Voutl与电压Vdsl的波形 图。电压Vdsl为第一开关Q31的第一端314的电压。若数字模拟转换器202 需达到峰对峰值(Peak-to-peakvalue)为5V的电压信号，则第一输出电压端 Voutl以供应电压端VDD为中心点，振幅落在电压VDD - 1.25与VDD + 1.25之
间。随着集成电路制程的进步供应电压端VoD逐渐降低。假设供应电压端VDD
为1.8V,如图3所示，第一输出电压端Voutl的信号大小落在电压VDD - 1.25 与VDD + 1.25之间，与接地GND只相差550mV。
请继续参考图3与图2。通过差动放大器44的应用，其输入端442是用 来接收由数字编码决定的参考电压Vref,则第三开关Q33的电压会同时调整，进而控制第一端314的电压Vdsl，使得第一开关Q31工作于三极区。而第一 开关Q31与第二开关Q32是一电流镜电路的两晶体管，若流经第一开关Q31 的电流值被固定在第一电流Ip则流经第二开关Q32的电流值被固定在第一 电流I,的2.5倍。在此请注意，在此实施例中，流经第一开关Q31的第一电 流]^与流经第二开关Q32的电流值的比例1:2.5,但此仅为一实施例，本发明 的范围不限定于此。
请参考图4。图4为本发明另一高速网络芯片40的部分电路的示意图。 高速网络芯片40与高速网络芯片20不同之处在于多串联了一级电路。高速 网络芯片40包括有本发明的一数字模拟转换器402以及一偏压控制电路404。 数字模拟转换器402另包含一第六开关Q51及一第七开关Q52，偏压控制电 路404另包含一第八开关Q53。第六开关Q51具有一控制端512耦接于第八 开关Q53的控制端532, —第一端514耦接于第一输出电压端Voutl,及一第 二端516耦接于第四开关Q34的第一端344。第七开关Q52具有一控制端522 耦接于第八开关Q53的控制端532, —第一端524耦接于第二输出电压端 Vout2,及一第二端526耦接于第五开关Q35的第一端354。第八开关Q53具 有一第一端534耦接于电流源42的输出端424，及一第二端536耦接于第三 开关Q33的第一端334。
请继续参考图2与图4。由于差动放大器44的两输入端是用来接收该数 字编码所决定的参考电压Vref及第一开关Q31的第一端314的电压，当该参 考电压Vref发生改变时，也就是第二开关Q32因为过低的电压被迫进入三极 区时，此时差动放大器44会调整第三开关Q33的控制端332的电压，进而 控制第一开关Q31的第一端314的电压，使得第一开关Q31同样工作于三极 区(triode region),并且使第一开关Q31的第一端314的电压值近似于第二 开关Q32的第一端324的电压值。而第一开关Q31与第二开关Q32是一电流 镜电路的两晶体管，若流经第一开关Q31的电流值被固定在第一电流In因 为Q31与Q32的三端电压相同，流经第二开关Q32的电流值亦被固定在第一 电流I,的2.5倍。如此一来，可以维持数字模拟转换器202及数字模拟转换 器402的电流维持不变。
以上所述的实施例仅用来说明本发明，并不局限本发明的范畴。文中所 提到的各个开关并不局限于N型金氧半导体晶体管及NPN型双极晶体管， 亦可由其它组件代替。而本发明所提供的高速网络芯片20、高速网络芯片40
8仅用来说明本发明，也不限定为本发明所举的实施例。而流经第一开关Q31
的第 一 电流I,与流经第二开关Q32的电流值的比例1:2.5, ^f旦此^f又为 一 实施例， 本发明的范围不限定于此。此外，第三开关Q33的位置不一定要放置在差动 放大器44的输出端，也可以放置在其它的位置，譬如说放在差动放大器44 的第二输入端，可随着参考电压Vref改变。
由上可知，本发明提供一动态调整电流的数字模拟转换器。利用一差动 放大器44来观看该由数字编码决定的参考电压Vref的变化，并随着参考电 压Vref的变化来调整第一开关Q31及第三开关Q33的电压，使得第一开关 Q3]在特定区间(即第二开关Q32因为过低的电压被迫进入三极区时)暂时工 作于三极区并且使得Q32的电流维持固定不变。利用本发明，可以轻易达到 动态补偿电流的效果，又不需增加电流组件面积，可以节省不少成本。此外， 由数字编码决定的参考电压Vref为高速网络芯片20及高速网络芯片40原先 具有的信息，无须再通过其它方式取得。
以上所述仅为本发明的优选实施例，凡依本发明申请专利范围所做的均 等变化与修饰，皆应属本发明的涵盖范围。
9
权利要求
1. 一种应用于一数字模拟转换器的动态偏压控制电路(Bias ControlCircuit)，包含有一电流源，用来输出一第一电流；一第一开关，其控制端是耦接于该电流源的输出端，用以产生该第一电流；一差动放大器，其具有一第一输入端，用来接收一参考电压，及一第二输入端，耦接于该第一开关的第一端；以及一第三开关，耦接于该差动放大器的输出端与该第一开关之间，用来根据该差动放大器输出的结果调整该第一开关的第一端的电压；其中该第一开关的一控制端耦接(Coupled To)于一第二开关，该第二开关是用以将与该第一电流为一特定比例的一第二电流输入该第二开关。
2. 如权利要求1所述的动态偏压控制电路，其中该第一开关与该第二开 关为 一 电流镜电路的两晶体管。
3. 如权利要求1所述的动态偏压控制电路，其中该电流源的输入端是耦 接于一电压输入端。 、
4. 如权利要求1所述的动态偏压控制电路，其中该第三开关是一晶体管， 其包含一控制端耦接于该差动放大器的输出端， 一第一端是耦接于该电流源， 以及一第二端耦接于该第一开关的第一端。
5. 如权利要求1所述的动态偏压控制电路，其中该第一开关、该第二开 关及该第三开关各为一 N型金氧半导体晶体管。
6. 如权利要求1所述的动态偏压控制电路，其中该第一开关、该第二开 关及该第三开关各为一NPN型双极晶体管。
7. 如权利要求1所述的动态偏压控制电路，其中该参考电压是由数字编 码所决定。
8. 如权利要求1所述的动态偏压控制电路，其中该第二开关是一电流源 组件(Current Cell)。
9. 一种高速网络芯片，包含有一动态偏压控制电路，该动态偏压控制电路包含有 一电流源，用来输出一第一电流；一第一开关，其控制端是耦接于该电流源的输出端，用以产生该第一电流；一差动放大器，其具有一第一输入端，用来接收一参考电压，及一 第二输入端，耦接于该第一开关的第一端；及一第三开关，耦接于该差动放大器的输出端与该第一开关之间，用 来根据该差动放大器输出的结果调整该第一开关的第一端的电压；以及 一数字模拟转换电路，该数字模拟转换电路包含有 一第四开关；及 一第五开关；其中该第 一开关的一控制端耦接(Coupled To)于一第二开关的控制端，该 第四开关的一第二端是耦接于该第二开关的第一端，该第五开关的一第二端 是耦接于该第二开关的第一端，该第二开关是用以将与该第一电流为一特定 比例的 一 第二电流输入该第二开关。
10. 如权利要求9所述的高速网络芯片，其中该第三开关是一晶体管， 其包含一控制端耦接于该差动放大器的输出端， 一第一端是耦接于该电流源， 以及一第二端耦接于该第一开关的第一端。
11. 如权利要求9所述的高速网络芯片，其中该参考电压是由数字编码 所决定。
12. 如权利要求9所述的高速网络芯片，其中该第二开关是一电流源组 件(Current Cell)。
全文摘要
动态偏压控制电路包含一电流源、一第一开关、一差动放大器及一第三开关。电流源用来输出一第一电流。第一开关耦接于电流源的输出端以产生第一电流。差动放大器具有一第一输入端用来接收一参考电压，及一第二输入端耦接于第一开关。第三开关耦接于差动放大器的输出端与第一开关的第一端，根据差动放大器输出的结果调整第一开关的电压。第一开关的控制端耦接于一第二开关，第二开关用以将与第一电流为一特定比例的电流输入第二开关。
文档编号H03M1/66GK101521510SQ20081008129
公开日2009年9月2日 申请日期2008年2月26日 优先权日2008年2月26日
发明者李明翰 申请人:瑞昱半导体股份有限公司