专利名称：具有自我载波泄露校正机制的混频器及载波泄露校正方法
技术领域：
本发明是有关于一种混频器，特别有关于一种具有自我载波泄露校正机 制的混频器及载波泄露校正方法。
背景技术：
无线通信已经被广泛的运用在多种应用上。
一般来说，每一个无线通信装置需要无线电收发器(radio transceiver)，即包括接收器与发射器。随着对 更佳效能的要求，直接转换技术(direct conversion technology)因其所需的小 体积，低成本及更少的功率消耗而被广泛使用。然而，在直接转换发射器(direct conversion transmitter)中，必须克服本地振荡器频率牵弓l (LO pulling)，由 同相/正交因子(In-phase-Quadrature components,以下简称为I-Q)直流偏移 产生的射频载波泄露(RF carrier leakage)以及I-Q增益/相位不平衡的问题。图1为调变器输出的漏电流影响的电路示意图。输入级11将两个差动输 入信号Vp与Vn提供至互导级(gm stage)13。本地振荡器在载波频率上产生两 个差动信号。在直接转换调变(direct conversion modulation)处理中，载波功 率(carrier power)理论上是应该完全被消除掉的，但是在实际操作中，很难 真的把载波完全消除。不希望得到的载波，如本地振荡器泄露(local oscillator leakage)，会降低混频器12的效能。当晶体管Ml与M2的偏压电流(bias current)不匹配时，本地振荡器差动信号LOn与LOp会泄露到调变器的输出 RF。utp或RF。她。假设晶体管M1的偏压电流为(I+Ai)，晶体管M2的偏压电 流为(I-Ai)，则本地振荡器差动信号LOn为-Au)COS(coLot)，本地振荡器差 动信号LOp为ALOCOS(coLOt)，因此调变器的输出RF。utp可由下列式子表示RF0Utp= (LOp(I+Ai) + LOn(I-Ai)} Lload=2Ai ALOCOS(coLOt)Lload.可以很明显的观察到，混频器12的输出信号包括了来自本地震荡差动信 号LOp的不想要的项Au)COS(c^ot)。为了得到更好的效能，应尽可能的最小 化载波泄露，因此需要校正装置来降低Ai的值。图2为相关技术中所揭露的载波泄露校正系统。泄露检测器22接收直接 升频发射器(direct up transmitter) 21的输出信号作为反馈信号以检测载波泄 露，并传送检测结果至校正演算单元(correction algorithm) 23。校正演算单 元23接收检测结果以产生数字值，并输出数字值到数模转换器24与25。数 模转换器24与25分别输出补偿同相调变(in-phase modulation)信号1。(t)以及 补偿正交调变(quadrature modulation)信号Q,至同相调变信号I(t)与正交调变信号Q(t)，用以校正载波泄露。图3为相关技术中所揭露的具有反馈补偿路径(compensation feedback path)的直接升频发射器。损伤检测器(impairment detector) 31测量直接升 频转换器33的输出的信号损伤，并产生反馈信号34至损伤补偿单元32。基 频处理器35产生同相数字基频信号I与正交相(quadrature-phase)数字基频 信号Q用以使用在射频传输上。同相基频信号I与正交相基频信号Q在损伤 补偿单元32的模拟转换之前就被修正好。接着，修正好的同相基频信号I与 正交相基频信号Q通过数模转换器36转换到模拟域(analog domain)。直接 升频转换器33合并模拟的基频信号与来自频率合成器(fr叫uency synthesizer) 38的射频载波信号37。损伤补偿单元32使用反馈信号34以预先使同相基频 信号I与正交相基频信号Q失真，如此，可通过预先失真消除任何由直接升 频转换器33中的损伤产生的失真。发明内容为解决现有技术中的载波泄露问题，本发明揭露一种具有自我载波泄露 校正机制的混频器，可通过降低混频器内的电流不匹配校正载波泄露。本发明的一实施方式提供一种具有自我载波泄露校正机制的混频器，包 括双平衡混频器、互导级、电流复制电路以及电流测量电路。互导级耦接双 平衡混频器，包括第一处理单元以及第二处理单元。电流复制电路耦接互导 级，选择第一处理单元与第二处理单元中的一个，用以复制被选择到的处理 单元的复制电流。电流测量电路耦接互导级，分别接收第一处理单元与第二 处理单元的复制电流，并根据第一处理单元与第二处理单元的电流差值产生 补偿电流。本发明的另一实施方式提供一种载波泄露校正方法，适用于混频器，混频器包括转换级与互导级，所述的方法包括关闭转换级；初始化载波泄露检 测单元；自互导级复制复制电流；以复制电流对电容充电；计数电流被充电 到参考电压的充电时间；以及根据充电时间决定补偿电流。本发明的另一实施方式提供一种载波泄露校正方法，适用于混频器，混 频器包括转换级与互导级，互导级包括第一处理单元以及第二处理单元，所 述的方法包括关闭转换级；选择第一处理单元；自第一处理单元复制第一电 流；以第一电流对电容充电并开始往上计数第一计数值；当电容被完全充电 后，停止往上计数；对电容放电；选择第二处理单元；自第二处理单元复制 第二电流；以第二电流对电容充电，并从第一计数值开始往下计数；当电容 被完全充电后，停止往下计数；得到剩余计数值；根据剩余计数值产生补偿 电流。上述具有自我载波泄露校正机制的混频器及载波泄露校正方法可通过产 生的补偿电流降低存在于混频器内的电流不匹配，从而校正载波泄露。
图1为调变器输出的漏电流影响的电路示意图。图2为相关技术所揭露的载波泄露校正系统的示意图。图3为相关技术所揭露的具有反馈补偿路径的直接升频发射器的示意图。图4为根据本发明一实施方式的具有自我载波泄露校正机制的混频器的 功能方块示意图。图5为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器的功能方块示意图。图6为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器 的功能方块示意图。图7为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器 的电路示意图。图8为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器 的电路示意图。图9为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器 的电路示意图。图10为根据本发明的混频器中的载波泄露校正方法一实施方式的流程图。图11为根据本发明的混频器中的载波泄露校正方法另一实施方式的流程图。图12为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器 的电路示意图。
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂，下文特举较佳实施 方式。本发明说明书提供不同的实施方式来说明本发明不同实施方式的技术 特征，并非用以限制本发明。因此本发明的保护范围当以权利要求所界定的 范围为准。图4为根据本发明一实施方式的具有自我载波泄露校正机制的混频器的 功能方块示意图。输入级401产生并传送一对差动信号至互导级(gmstage)403。互导级403更耦接双平衡混频器402 (或称转换级(switching stage))。 互导级403包括第一处理单元404与第二处理单元405。当载波泄露校正机制 运作时，双平衡混频器402会被关闭。电流复制电路406复制来自第一处理 单元404的第一电流或来自第二处理单元405的第二电流，并以复制的电流 对电容C,充电。比较器407具有第一输入端、第二输入端以及输出端，其中 第一输入端耦接于电流复制电路406与电容Q之间，第二输入端接收参考电 压Vref。当载波泄露校正开始运作时，电容Q先被放电，且当电容d被完全 放电后，比较器407输出开始计数(start-counting)信号至控制器408。当电 容C,被完全充电后，比较器407输出停止计数(stop-counting)信号至控制器 408，且开关SW1在电容C,与地电位之间形成电性连接，用以对电容C,放电。 控制器408包括计数器409与数字编码转换单元410。计数器409根据开始计 数信号开始计数，并根据停止计数信号停止计数。当计数器409停止计数时， 产生且传送计数值到数字编码转换单元410，用以产生数字编码。电流补偿单 元411根据数字编码产生并输入对应的补偿电流至第一处理单元404或第二 处理单元405。在另一实施方式中，电容Q分别由第一电流与第二电流充电，用以得到 第一计数值与第二计数值。第一计数值对应于以第一电流充电电容Q到参考 电压的第一充电时间。第二计数值对应于以第二电流充电电容Ci到参考电压 的第二充电时间。计数器409产生第一计数值与第二计数值之间的差值并传 送到数字编码转换单元410。电流补偿单元411根据差值产生对应的补偿电流 并输入至第一处理单元404或第二处理单元405。换言之，补偿电流会根据第 一充电时间与第二充电时间而变化。在另一实施方式中，计数器409对第一 充电时间往上计数(up-counting)以得到第一计数值，并对第二充电时间自第 一计数值开始往下计数(down-counting)，以得到余值(residual value)。接 着，电流补偿单元411根据余值产生补偿电流。图5为根据本发明的另一实施方式的具有自我载波泄露校正机制的混频器的功能方块示意图。输入级501产生并传送一对差动信号至互导级503。互 导级503更耦接转换级(switching stage) 502。互导级503包括第一处理单元 504与第二处理单元505。第二开关SW2与第三开关SW3，分别耦接第一处 理单元504与第二处理单元505。在本实施方式中，当载波泄露校正机制开始 运作时，第二开关SW2与第三开关SW3中只有一个导通。更进一步来说， 当载波泄露校正机制开始运作时，转换级502会被关闭。电流镜电路506复 制来自第一处理单元504的第一电流或来自第二处理单元505的第二电流， 并通过电流镜电路506的输出端对电容C充电。电容C具有耦接电流镜电路 506的输出端的第一端，以及耦接于地电位的第二端。第一比较器507具有第 一输入端、第二输入端以及输出端，其中第一输入端耦接电流镜电路506的 输出端，第二输入端接收参考电压Vref，以及输出端耦接于控制器508。当电 容C开始被充电时，第一比较器507输出开始计数信号至控制器508，用以 计数充电时间。更进一步来说，电容C在被来自互导级503的电流充电之前 就应该被完全的放电。第一开关SW1具有第一端与第二端，其中第一端耦接 电容C的第一端，第二端耦接于地电位。当电容C被完全充电后，例如电容 C的第一端的电压相等于参考电压Vref，第一开关SW1被导通用以对电容C 放电。同一时间，第一比较器507输出停止计数信号至控制器508。控制器 508决定电容C的充电时间，转换为数字编码并传送至电流补偿单元511用 以产生补偿电流。在一实施方式中，电容C分别被第一电流与第二电流充电。充电程序与 放电程序分别使用于电容C。首先，先将电容C完全放电。第二，电容C被 第一电流充电，而且得到对应于第一充电时间的第一计数值。第三，再次对 电容C完全放电。第四，电容C被第二电流充电，而且得到对应于第二充电 时间的第二计数值。电流补偿单元511根据第一充电时间与第二充电时间产 生补偿电流。控制器508包括计数器509以及数字编码转换单元510。计数器509根据参考时钟信号(图上未绘出)运作，以产生第一计数值与第二计数值。数字编码转换单元510接收第一计数值或第二计数值并转换为第一数字编码或第 二数字编码。电流补偿单元511则根据第一数字编码或第二数字编码产生补 偿电流。在一实施方式中，当载波泄露校正机制开始运作时，数字编码转换 单元510传送初始码至电流补偿单元511以产生补偿电流。在另一实施方式 中，计数器509对第一充电时间往上计数以得到第一计数值，并对第二充电 时间由第一计数值开始往下计数，以得到余值。接着，电流补偿单元511根 据余值产生对应的补偿电流。电流补偿单元511包括两个数字控制电流产生器，分别是第一电流产生 器(或称为第一电流补偿单元)512与第二电流产生器(或称为第二电流补偿 单元)513，分别耦接第一处理单元504与第二处理单元505。在一实施方式 中，第一电流产生器512与第二电流产生器513为数模转换器(Digital to Analog Converter, DAC)。第一处理单元504包括第二比较器514，第一晶体 管M1以及第一负载(loader)(图上未标号)。第二比较器514具有第一输 入端、第二输入端以及输出端，其中第一输入端用以接收来自输入级501的 差动信号。第一晶体管M1具有控制端，输入端与输出端，其中控制端耦接第 二比较器514的输出端，输入端耦接转换级502，输出端耦接第一负载。第二 处理单元505包括第三比较器515，第二晶体管M2以及第二负载(图上未标 号)。第三比较器515具有第一输入端、第二输入端以及输出端，其中第一 输入端用以接收来自输入级501的差动信号。第二晶体管M2具有控制端，输 入端与输出端，其中控制端耦接第三比较器515的输出端，输入端耦接转换 级502，输出端耦接第二负载。当电流补偿单元511输出补偿电流至第二比较 器514与第三比较器515时，第二比较器514与第三比较器515的输出端的 电压改变，而且流经第一晶体管M1与第二晶体管M2的电流也会改变。如此 一来，存在于第一晶体管M1与第二晶体管M2之间的电流不匹配就可以被降 低。图6为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器的功能方块示意图。输入级601产生并传送一对差动信号至互导级603。互导 级603包括第一处理单元604与第二处理单元605。第一处理单元604包括第 二比较器614，第一晶体管M1以及第一负载(图上未标号)。第二比较器614 具有第一输入端、第二输入端以及输出端，其中第一输入端用以接收来自输 入级601的差动信号。第一晶体管M1具有控制端，输入端与输出端，其中控 制端耦接第二比较器614的输出端，输入端耦接转换级602，输出端耦接第一 负载。第二处理单元605包括第三比较器615，第二晶体管M2以及第二负载 (图上未标号)。第三比较器615具有第一输入端、第二输入端以及输出端， 其中第一输入端用以接收来自输入级601的差动信号。第二晶体管M2具有控 制端，输入端与输出端，其中控制端耦接第三比较器615的输出端，输入端 耦接转换级602，输出端耦接第二负载。第二开关SW2具有第一端与第二端，其中第一端耦接第一晶体管M1的 输入端。第三开关SW3具有第一端与第二端，第一端耦接第二开关SW2的 第二端，第二端耦接第二晶体管M2的输入端。在本实施方式中，当载波泄露 校正机制开始运作时，第二开关SW2与第三幵关SW3中只有一个导通。更 进一步来说，当载波泄露校正机制开始运作时，转换级602会被关闭。电流镜电路606复制来自第一处理单元604的第一电流或来自第二处理 单元605的第二电流，并通过电流镜电路606的输出端对电容C充电。电容 C具有耦接电流镜电路606的输出端的第一端，以及耦接于地电位的第二端。 第一比较器607具有第一输入端、第二输入端以及输出端，其中第一输入端 耦接电流镜电路606的输出端，第二输入端接收参考电压Vref，以及输出端 耦接控制器608。当电容C开始被充电时，第一比较器607输出开始计数信 号至控制器608，用以计数充电时间。更进一步来说，电容C在被来自互导 级603的电流充电之前就应该被完全的放电。第一开关SW1具有第一端与第 二端，其中第一端耦接电容C的第一端，所述的第二端耦接于地电位。当电15容C被完全充电后，例如电容C的第一端的电压相等于参考电压Vmf，第一 开关SW1被导通用以对电容C放电。同一时间，第一比较器607输出停止计 数信号至控制器608。之后，控制器608决定电容C的充电时间，转换为数 字编码并传送至电流补偿单元611用以产生补偿电流。在图6中，电流产生器616并联于电容C。如果电容C的电容值过大， 充电电流又不够大，可能会造成充电时间过长，而引起不必要的延迟。因此， 在本实施方式中，电流产生器616可以提供固定电流给电容C充电，用以减 少电容C的充电时间。另一方面来说，电流产生器616亦可以提供固定的负 电流给电容C充电，用以增加电容C的充电时间，使得电流补偿单元611产 生更精准的补偿电流。在一实施方式中，电容C分别被第一电流与第二电流充电。充电程序与 放电程序分别使用于电容C。首先，将电容C完全放电。第二，电容C被第 一电流充电，而且得到对应于第一充电时间的第一计数值。第三，再次对电 容C完全放电。第四，电容C被第二电流充电，而且得到对应于第二充电时 间的第二计数值。电流补偿单元611根据第一充电时间与第二充电时间产生 补偿电流。控制器608包括计数器609以及数字编码转换单元610。计数器609根据 参考时,钟信号(图上未绘出)运作，以产生第一计数值与第二计数值。数字 编码转换单元610接收第一计数值或第二计数值并转换为第一数字编码或第 二数字编码。电流补偿单元611则根据第一数字编码或第二数字编码产生补 偿电流。在一实施方式中，当载波泄露校正机制开始运作时，数字编码转换 单元610传送初始码至电流补偿单元611以产生补偿电流。在另一实施方式 中，计数器609对第一充电时间往上计数以得到第一计数值，并对第二充电 时间由第一计数值开始往下计数，以得到余值。接着，电流补偿单元611根 据余值产生对应的补偿电流。电流补偿单元611包括两个数字控制电流产生器，分别是第一电流产生器612与第二电流产生器613，分别耦接第一处理单元604与第二处理单元 605。在一实施方式中，第一电流产生器612与第二电流产生器613为数模转 换器。第一处理单元604包括第二比较器614，第一晶体管M1以及第一负载 (图上未标号)。第二比较器614具有第一输入端、第二输入端以及输出端， 其中第一输入端用以接收来自输入级601的差动信号。第一晶体管M1具有控 制端，输入端与输出端，其中控制端耦接第二比较器614的输出端，输入端 耦接转换级602，输出端耦接第一负载。第二处理单元605包括第三比较器 615，第二晶体管M2以及第二负载(图上未标号)。第三比较器615具有第 一输入端、第二输入端以及输出端，其中第一输入端用以接收来自输入级601 的差动信号。第二晶体管M2具有控制端，输入端与输出端，其中控制端耦接 第三比较器615的输出端，输入端耦接转换级602，输出端耦接第二负载。当 电流补偿单元611输出补偿电流至第二比较器614与第三比较器615时，第 二比较器614与第三比较器615的输出端的电压改变，而且流经第一晶体管 M1与第二晶体管M2的电流也会改变。如此一来，存在于第一晶体管M1与 第二晶体管M2之间的电流不匹配就可以被降低。图7与图8为根据本发明其它实施方式的具有自我载波泄露校正机制的 混频器的电路示意图。图7与图8所示的混频器的运作方式与连接关系分别 与图5、图6所示的混频器相似。唯一不同处在于电流补偿单元(如电流补偿 单元711与811)的位置。在图7与图8中，电流补偿单元是与第一处理单元 及第二处理单元并联。为了简化说明，除了电流补偿单元外，其余混频器的 组件的运作方式与连接关系在此略过不提，本领域的技术人员当可根据前述 说明而了解图7与图8的电路的运作方式与功能。图9为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器 的电路示意图。图9所示的混频器的运作方式与连接关系与图7所示的混频 器的运作方式与连接关系相似。唯一不同处在于互导级92为差动对电路 (differential pair circuit)，用以直接接收一对差动信号。为了简化说明，除了互导级92外，其余混频器的组件的运作方式与连接关系在此略过不提，本领域的技术人员当可根据前述说明而了解图9的电路的运作方式与功能。图10为根据本发明的混频器中的载波泄露校正方法的一实施方式的流程 图。混频器包括转换级与互导级，且图IO所示的载波泄露校正方法用以解决 互导级内的电流不匹配的问题。在步骤S101中，关闭转换级，且在步骤S102 中，决定对应初始补偿电流的初始数字编码。在步骤S103中，对电容放电， 接着在步骤S104中，选择互导级中的一个分支(branch)，并利用电流复制 电路复制流经被选择的分支的电流。在本实施方式中，互导级包括两个分支， 如图4到图9中所示的两个处理单元。在步骤S105中，用复制的电流对电容 充电，并利用计数器往上计数充电时间。当电容的电压Vc与参考电压Vref 相等时，计数器停止计数并在步骤S106中得到计数值。在步骤S107中，电 容再次被放电到OV。当电容被完全放电后，选择互导级中的另一分支，并在 步骤S108中利用电流复制电路复制流经被选择的分支的电流。在步骤S109 中，用复制的电流对电容充电，并利用计数器从步骤S106中得到的计数值往 下计数充电时间。当电容的电压Vc与参考电压Vref相等时，计数器停止计 数并在步骤SllO中得到剩余计数值。在步骤S111中，通过数字编码转换单 元转换剩余计数值为数字编码。在步骤S113中，电流补偿单元根据步骤Slll 中所产生的数字编码产生对应的补偿电流。接着，在步骤S112中，以步骤S111 中产生的数字编码取代初始数字编码。图11为根据本发明的混频器中的载波泄露校正方法的另一实施方式的流 程图。混频器包括转换级与互导级，且图ll所示的载波泄露校正方法用以解 决互导级内的电流不匹配的问题。在步骤SllOl中，关闭转换级，且在步骤 S1102中，决定对应初始补偿电流的初始数字编码。步骤S1103中，互导级被 切换(switch)为耦接至电流镜电路，用以复制互导级中的电流。在步骤S1104 中，电容初始是完全放电状态，接着在步骤S1105中，选择互导级中的一个 分支，并利用电流镜电路复制流经被选择的分支的电流。在本实施方式中，互导级包括了两个分支，如图4到图9中所示的两个处理单元。在步骤S1106 中，以复制的电流对电容充电，并利用计数器计数第一充电时间。当电容的 电压Vc与参考电压Vref相等时，计数器停止计数并在步骤S1107中得到第 一计数值。在步骤S1108中，电容再次被放电到OV。当电容被完全放电后， 在步骤S1109中选择互导级中的另一分支，并利用电流镜电路复制流经所选 择的分支的电流。在步骤S1110中，以复制的电流对电容充电，并利用计数 器计数第二充电时间。当电容的电压Vc与参考电压Vref相等时，计数器停 止计数并在步骤S1110中得到第二计数值。在步骤Sllll与步骤S1112中， 第一计数值与第二计数值的差值通过数字编码转换单元转换为数字编码。在 步骤S1114中，电流补偿单元根据步骤S1112中所产生的数字编码产生对应 的补偿电流。接着，在步骤S1113中，以步骤S1112中所产生的数字编码取 代初始数字编码。图12为根据本发明另一实施方式的具有自我载波泄露校正机制的混频器 的电路示意图。输入级1201产生并传送一对差动信号至互导级1203。互导级 1203包括第一处理单元1204与第二处理单元1205。第一处理单元1204包括 第二比较器1214，第一晶体管M1以及第一负载(图上未标号)。第二比较 器1214具有第一输入端、第二输入端以及输出端，其中第一输入端用以接收 来自输入级1201的差动信号。第一晶体管M1具有控制端，输入端与输出端， 其中控制端耦接第二比较器1214的输出端，输入端耦接转换级1202，输出端 耦接第一负载。第二处理单元1205包括第三比较器1215，第二晶体管M2以 及第二负载(图上未标号)。第三比较器1215具有第一输入端、第二输入端 以及输出端，其中第一输入端用以接收来自输入级1201的差动信号。第二晶 体管M2具有控制端，输入端与输出端，其中控制端耦接第三比较器1215的 输出端，输入端耦接转换级1202，输出端耦接第二负载。第二开关SW2具有第一端与第二端，其中第一端耦接第一晶体管M1的 输入端。第三开关SW3具有第一端与第二端，第一端耦接第二开关SW2的第二端，第二端耦接第二晶体管M2的输入端。在本实施方式中，当载波泄露校正机制开始运作时，第二开关SW2与第三开关SW3中只有一个导通。更 进一步来说，当载波泄露校正机制开始运作时，转换级1202会被关闭。电流镜电路1206复制来自第一处理单元1204的第一电流或来自第二处 理单元1205的第二电流，并通过电流镜电路1206的输出端将复制的电流传 送到电阻R。电阻R具有第一端，耦接电流镜电路1206的输出端，以及第二 端，耦接于地电位。第一比较器1207具有第一输入端、第二输入端以及输出 端，其中第一输入端耦接电流镜电路1206的输出端，第二输入端接收参考电 压Vref，以及输出端耦接控制器1208。第一比较器1207比较电流镜电路1206 的输出端的电压与参考电压Vref，用以将比较信号输入至控制器1208。接着， 控制器1208将比较信号转换为数字编码，并传送至电流补偿单元1211用以 产生补偿电流。比较信号例如为电流镜电路1206的输出端的电压与参考电压 之间的电压差。电流补偿单元1211包括两个数字控制电流产生器，分别是第一电流产生 器1212与第二电流产生器1213，分别耦接第一处理单元1204与第二处理单 元1205。在一实施方式中，第一电流产生器1212与第二电流产生器1213为 数模转换器。第一处理单元1204包括第二比较器1214，第一晶体管M1以及 第一负载(图上未标号)。第二比较器1214具有第一输入端、第二输入端以 及输出端，其中第一输入端用以接收来自输入级1201的差动信号。第一晶体 管M1具有控制端，输入端与输出端，其中控制端耦接第二比较器1214的输 出端，输入端耦接转换级1202，输出端耦接第一负载。第二处理单元1205包 括第三比较器1215，第二晶体管M2以及第二负载(图上未标号)。第三比 较器1215具有第一输入端、第二输入端以及输出端，其中第一输入端用以接 收来自输入级1201的差动信号。第二晶体管M2具有控制端，输入端与输出 端，其中控制端耦接第三比较器1215的输出端，输入端耦接转换级1202，输 出端耦接第二负载。当电流补偿单元1211输出补偿电流至第二比较器121420与第三比较器1215时，第二比较器1214与第三比较器1215的输出端的电压 改变，而且流经第一晶体管M1与第二晶体管M2的电流也会改变。如此一来， 存在于第一晶体管M1与第二晶体管M2之间的电流不匹配就可以被降低。虽然本发明已以实施方式揭露如上，但是对于本领域的技术人员，依据 本发明实施方式的思想，在具体实施方式
及应用范围上均会有改变之处，综 上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种具有自我载波泄露校正机制的混频器，其特征在于，所述的具有自我载波泄露校正机制的混频器包括双平衡混频器；互导级，耦接所述的双平衡混频器，包括第一处理单元以及第二处理单元；电流复制电路，耦接所述的互导级，选择所述的第一处理单元与所述的第二处理单元中的一个，用以复制所述的被选择的处理单元的复制电流；以及电流测量电路，耦接所述的互导级，分别接收所述的第一处理单元与所述的第二处理单元的复制电流，并根据所述的第一处理单元与所述的第二处理单元的电流差值产生补偿电流。
2. 如权利要求1所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的电流测量电路包括电容，具有第一端与第二端，其中所述的第二端耦接于地电位且所述的第一端用以接收所述的复制电流；控制器，耦接所述的电容，用以决定所述的电容的充电时间以产生补偿 信号，其中所述的充电时间为所述的电容的电压被充电至参考电压所需的时间；以及电流补偿单元，耦接所述的控制器，接收所述的补偿信号以产生所述的 补偿电流至所述的双平衡混频器。
3. 如权利要求2所述的具有自我载波泄露校正机制的混频器，其特征在 于，当以所述的第一处理单元的第一电流对所述的电容充电时，所述的充电 时间为第一充电时间，以及当以所述的第二处理单元的第二电流对所述的电 容充电时，所述的充电时间为第二充电时间。
4. 如权利要求3所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的补偿信号由所述的第一充电时间与所述的第二充电时间之间的差 值所决定。
5. 如权利要求2所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的具有自我载波泄露校正机制的混频器更包括第一比较器，具有第 一输入端、第二输入端以及输出端，其中所述的第一输入端耦接所述的电容 的第一端，所述的第二输入端用以接收所述的参考电压以及所述的输出端耦 接所述的控制器。
6. 如权利要求5所述的具有自我载波泄露校正机制的混频器，其特征在 于，当所述的电容被完全放电时，所述的第一比较器输出开始计数信号至所 述的控制器，当所述的电容被完全充电时，所述的第一比较器输出停止计数 信号至所述的控制器。
7. 如权利要求6所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的控制器更包括计数器，根据时钟信号运作，用以输出计数值，且 所述的补偿信号是基于所述的计数值而决定。
8. 如权利要求7所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的控制器更包括数字编码转换单元，用以根据所述的计数值输出数 字编码。
9. 如权利要求5所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的具有自我载波泄露校正机制的混频器更包括开关装置，具有第一 端以及第二端，其中所述的开关装置的第一端耦接所述的电容的第一端，当 所述的电容被充电时，所述的开关装置的第二端耦接所述的第一比较器的第 二输入端，当所述的电容被放电时，所述的开关装置的第二端耦接于地电位。
10. 如权利要求1所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的电流测量电路包括电容，并且所述的具有自我载波泄露校正机制 的混频器更包括与所述的电容并联的电流产生单元。
11. 如权利要求1所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的电流测量电路包括电流补偿单元，并且所述的电流补偿单元包括 第一电流补偿单元与第二电流补偿单元，分别针对所述的第一处理单元与所 述的第二处理单元产生对应的补偿电流。
12. 如权利要求11所述的具有自我载波泄露校正机制的混频器，其特征 在于，所述的第一电流补偿单元与所述的第二电流补偿单元分别与所述的第 一处理单元与所述的第二处理单元并联。
13. 如权利要求11所述的具有自我载波泄露校正机制的混频器，其特征 在于，所述的第一处理单元包括第一晶体管，具有控制端，输出端，以及耦接所述的双平衡混频器的输 入端；以及第二比较器，具有第一输入端、第二输入端以及输出端，其中所述的第 一输入端用以接收第一差动输入信号，所述的第二输入端耦接所述的第一晶 体管的输出端，所述的输出端耦接所述的第一晶体管的控制端。
14. 如权利要求13所述的具有自我载波泄露校正机制的混频器，其特征 在于，所述的第一电流补偿单元耦接所述的第二比较器的第一输入端，用以 输入所述的补偿电流至所述的第二比较器。
15. 如权利要求13所述的具有自我载波泄露校正机制的混频器，其特征 在于，所述的第一电流补偿单元与所述的第一处理单元并联。
16. 如权利要求11所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的第二处理单元包括第二晶体管，具有控制端，输出端，以及耦接所述的双平衡混频器的输入端；以及第三比较器，具有第一输入端、第二输入端以及输出端，其中所述的第 一输入端用以接收第二差动输入信号，所述的第二输入端耦接所述的第二晶 体管的输出端，所述的输出端耦接所述的第二晶体管的控制端。
17. 如权利要求16所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的第二电流补偿单元耦接所述的第三比较器的第一输入端，用以 输入所述的补偿电流至所述的第三比较器。
18. 如权利要求16所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的第二电流补偿单元与所述的第二处理单元并联。
19. 如权利要求1所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的电流复制电路为电流镜电路。
20. 如权利要求1所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的具有自我载波泄露校正机制的混频器更包括选择装置，耦接所述 的第一处理单元与所述的第二处理单元，用以在所述的电流复制电路与所述 的第一处理单元和所述的第二处理单元两者之一之间形成电性连接。
21. 如权利要求20所述的具有自我载波泄露校正机制的混频器，其特征 在于，所述的选择装置包括两个开关装置。
22. 如权利要求1所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的具有自我载波泄露校正机制的混频器更包括输入级，用以提供多 个差动信号至所述的互导级。
23. 如权利要求1所述的具有自我载波泄露校正机制的混频器，其特征在 于，所述的电流测量电路包括电阻，具有第一端与第二端，其中所述的第一端耦接所述的电流复制电路，所述的第二端耦接于地电位；以及比较器，具有第一输入端、第二输入端以及输出端，其中所述的第一输 入端耦接所述的电阻的第一端，所述的第二输入端接收参考电压，所述的输 入端用以输出电压差。
24. 如权利要求23所述的具有自我载波泄露校正机制的混频器，其特征 在于，所述的具有自我载波泄露校正机制的混频器更包括电流补偿单元，根 据所述的电压差产生补偿电流。
25. 如权利要求23所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的具有自我载波泄露校正机制的混频器更包括控制器，接收并转 换所述的电压差为数字编码。
26. 如权利要求25所述的具有自我载波泄露校正机制的混频器，其特征在于，所述的具有自我载波泄露校正机制的混频器更包括数模转换器，接收 并转换所述的数字编码为补偿电流以输入至所述的双平衡混频器。
27. —种载波泄露校正方法，适用于混频器，所述的混频器包括转换级与互导级，所述的方法包括关闭所述的转换级； 初始化载波泄露检测单元； 自所述的互导级复制复制电流； 以所述的复制电流对电容充电；计数所述的电容被充电到参考电压的充电时间；以及 根据所述的充电时间决定补偿电流。
28. 如权利要求27所述的载波泄露校正方法，其特征在于，所述的初始 化载波泄露检测单元的步骤包括对所述的电容放电。
29. 如权利要求28所述的载波泄露校正方法，其特征在于，所述的载波 泄露校正方法更包括决定初始充电时间，且所述的补偿电流是基于所述的充 电时间与所述的初始充电时间的差值而决定。
30. 如权利要求27所述的载波泄露校正方法，其特征在于，所述的互导 级包括第一处理单元以及第二处理单元。
31. 如权利要求30所述的载波泄露校正方法，其特征在于，所述的载波 泄露校正方法更包括决定以所述的第一处理单元的第一电流对所述的电容充 电至所述的参考电压的第一充电时间，以及以所述的第二处理单元的第二电 流对所述的电容充电至所述的参考电压的第二充电时间。
32. 如权利要求31所述的载波泄露校正方法，其特征在于，所述的补偿 电流是基于所述的第一充电时间与所述的第二充电时间之间的差值而决定。
33. —种载波泄露校正方法，适用于混频器，所述的混频器包括转换级与 互导级，所述的互导级包括第一处理单元以及第二处理单元，所述的方法包 括关闭所述的转换级；选择所述的第一处理单元；自所述的第一处理单元复制第一电流；以所述的第一电流对电容充电并开始往上计数第一计数值；当所述的电容被完全充电后，停止往上计数；对所述的电容放电；选择所述的第二处理单元；自所述的第二处理单元复制第二电流；以所述的第二电流对所述的电容充电，并从所述的第一计数值开始往下 计数；当所述的电容被完全充电后，停止往下计数； 得到剩余计数值；以及 根据所述的剩余计数值产生补偿电流。
全文摘要
本发明提供一种具有自我载波泄露校正机制的混频器及载波泄露校正方法，所述的具有自我载波泄露校正机制的混频器包括双平衡混频器、互导级、电流复制电路以及电流测量电路，互导级包括第一处理单元以及第二处理单元；电流复制电路，选择第一处理单元与第二处理单元中的一个，用以复制被选择的处理单元的复制电流；电流测量电路，分别接收第一处理单元与第二处理单元的复制电流，并根据第一处理单元与第二处理单元的电流差值产生补偿电流。上述具有自我载波泄露校正机制的混频器及载波泄露校正方法可通过产生的补偿电流降低存在于混频器内的电流不匹配，从而校正载波泄露。
文档编号H03D7/14GK101262243SQ20081008090
公开日2008年9月10日 申请日期2008年2月15日 优先权日2007年2月16日
发明者赖玠玮, 钟元鸿 申请人:联发科技股份有限公司