轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器的制造方法
【专利摘要】本发明涉及一种轨对轨运算放大电路及ADC转换器、DCDC变换器和功率放大器。该运算放大器电路包括第一输入端Vn、第二输入端Vp、输出端Vout、电源端VDD及接地端GND，其中，还包括互补差分输入级电路21和推挽输出级电路23。本发明实施例，采用互补差分输入级电路和推挽输出级电路组成的轨对轨运算放大电路可以工作在1V左右的电源电压下，相比于传统的轨对轨运算放大电路来说，不仅可以在更低的电源电压下工作，而且降低了电路的整体功耗。
【专利说明】
轨对轨运算放大电路及ADC转换器、DCDC变换器和功率放大器
技术领域
[0001] 本发明设及模拟集成电路技术领域，特别设及一种轨对轨运算放大电路及ADC转 换器、DCDC变换器和功率放大器。
【背景技术】
[0002] 运算放大器电路是一个非常重要的单元电路模块，被广泛的应用于模拟、混合集 成电路设计领域，如:ADC转换器、DCDC变换器W及功率放大器等电路系统中，是整个模拟集 成电路的核屯、，其作用是放大输入的小信号。
[0003] 请参见图1，图1为现有技术的轨对轨运算放大电路的电路结构示意图。传统的该 轨对轨运算放大电路10作为缓冲级时主要有2个缺点：（1)互补差分输入级的总跨导随着输 入共模电压的变化而变化;（2)虽然可实现轨对轨的输入电压范围，但是限制了电路的最低 电源电压。
[0004] 基于此，随着工艺尺寸和电源电压的不断减小，较高的电源电压严重的抑制了轨 道轨运算放大器的使用。因此，必须采用新的设计技术和结构来实现具有大输入摆幅的超 低压运算放大器，W提高电路性能和应用范围。
【发明内容】
[0005] 因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种轨对轨运算放大 电路及ADC转换器、DCDC变换器和功率放大器。
[0006] 具体地，本发明一个实施例提出的一种轨对轨运算放大电路，包括第一输入端化、 第二输入端化、输出端Vout、电源端VDD及接地端GND，其中，还包括互补差分输入级电路21 和推挽输出级电路23; 所述互补差分输入级电路21包括第一子输出端Voutl、第二子输出端Vout2、第一正压 开关MN1、第五正压开关MN5、第六正压开关MN6、第一负压开关MP1、第二负压开关MP2、第Ξ 负压开关MP3、第六负压开关MP6、第屯负压开关MP7、第九负压开关MP9及第十负压开关 MP10； 其中，所述第一正压开关MN1的控制端电连接至所述第Ξ负压开关MP3的第二端，第一 端电连接至所述接地端GND且第二端电连接至所述第一子输出端Voutl; 所述第五正压开关MN5的控制端电连接至所述第一输入端Vn，第一端电连接至所述接 地端GND且第二端电连接至所述第屯负压开关MP7的第二端； 所述第六正压开关MN6的控制端电连接至所述第二输入端化，第一端电连接至所述接 地端GND且第二端电连接至所述第二负压开关MP2的第二端； 所述第一负压开关MP1的控制端和第二端均电连接至所述第一子输出端Voutl且第一 端电连接至所述电源端V孤； 所述第二负压开关MP2的控制端电连接至所述第六正压开关MN6的第二端且第一端电 连接至所述电源端V孤； 所述第Ξ负压开关MP3的控制端电连接至所述第二负压开关MP2的控制端且第一端电 连接至所述电源端V孤； 所述第六负压开关ΜΡ6的控制端电连接至所述第五正压开关ΜΝ5的第二端，第一端电连 接至所述电源端VDD且第二端电连接至所述第二子输出端Vout2; 所述第屯负压开关MP7的控制端电连接至所述第五正压开关MN5的第二端且第一端电 连接至所述电源端V孤； 所述第九负压开关MP9的控制端电连接至所述第一输入端Vn，第一端电连接至所述电 源端VDD且第二端电连接至所述第Ξ负压开关MP3的第二端； 所述第十负压开关MP10的控制端电连接至所述第二输入端化，第一端电连接至所述电 源端VDD且第二端电连接至所述第二子输出端Vout 2; 所述推挽输出级电路23包括第八负压开关MP8和第十正压开关MN10;其中，所述第八负 压开关MP8的控制端电连接至所述第一子输出端Voutl，第一端电连接至所述电源端VDD且 第二端电连接至所述输出端Vout;所述第十正压开关MN10的控制端电连接至所述第二子输 出端Vout2，第一端电连接至所述接地端GND且第二端电连接至所述输出端Vout。
[0007]在本发明的一个实施例中，所述互补差分输入级电路21还包括第二正压开关MN2、 第Ξ正压开关MN3、第八正压开关MN8及第九正压开关MN9; 其中，所述第二正压开关MN2的控制端电连接至所述第Ξ负压开关MP3的第二端，第一 端电连接至所述接地端GND且第二端电连接至所述第六正压开关MN6的第二端； 所述第Ξ正压开关MN3的控制端和第二端均电连接至所述第Ξ负压开关MP3的第二端 且第一端电连接至所述接地端GND; 所述第八正压开关MN8的控制端和第二端均电连接至所述第二子输出端Vout2且第一 端电连接至所述接地端GND; 所述第九正压开关MN9的控制端电连接至所述第二子输出端Vout2,第一端电连接至所 述接地端GND且第二端电连接至所述第屯负压开关MP7的第二端。
[000引在本发明的一个实施例中，所述互补差分输入级电路21还包括第四正压开关MN4、 第屯正压开关MN7、第四负压开关MP4及第五负压开关MP5; 其中，所述第四正压开关MN4的控制端电连接至所述第二子输出端Vout2,第一端电连 接至所述接地端GND且第二端电连接至所述第九负压开关MP9的第二端； 所述第屯正压开关MN7的控制端电连接至所述第九负压开关MP9的第二端，第一端电连 接至所述接地端GND且第二端电连接至所述第二子输出端Vout2; 所述第四负压开关MP4的控制端电连接至所述第屯负压开关MP7的第二端，第一端电连 接至所述电源端V孤且第二端电连接至所述第六正压开关MN6的第二端； 所述第五负压开关MP5的控制端电连接所述第六正压开关MN6的第二端，第一端电连接 至所述电源端VDD且第二端电连接至所述第屯负压开关MP7的第二端。
[0009]在本发明的一个实施例中，所述第一正压开关MN1、所述第二正压开关MN2、所述第 Ξ正压开关MN3、所述第四正压开关MN4、所述第五正压开关MN5、所述第六正压开关MN6、所 述第屯正压开关MN7、所述第八正压开关MN8、所述第九正压开关MN9及所述第十正压开关 MN10为NM0S晶体管，且其控制端、第一端及第二端分别为所述NM0S晶体管的栅极、源极及漏 极。
[0010] 在本发明的一个实施例中，所述第一负压开关MPl、所述第二负压开关MP2、所述第 Ξ负压开关MP3、所述第四负压开关MP4、所述第五负压开关MP5、所述第六负压开关MP6、所 述第屯负压开关MP7、所述第八负压开关MP8、所述第九负压开关MP9及所述第十负压开关 MP10为PM0S晶体管，且其控制端、第一端及第二端分别为所述PM0S晶体管的栅极、源极及漏 极。
[0011] 本发明另一个实施例提出的一种ADC转换器，包括运算放大电路，其中，所述运算 放大电路为上述任一实施例所述的轨对轨运算放大电路。
[0012] 本发明再一个实施例提出的一种DCDC变换器，包括运算放大电路，其中，所述运算 放大电路为上述任一实施例所述的轨对轨运算放大电路。
[0013] 本发明又一个实施例提出的一种功率放大器，包括运算放大电路，其中，所述运算 放大电路为上述任一实施例所述的轨对轨运算放大电路。
[0014] 本发明实施例，通过采用互补差分输入级电路和推挽输出级电路相结合组成的轨 对轨运算放大电路，可W实现工作在IV左右的电源电压下，相比于传统的轨对轨运算放大 电路来说，不仅可W在更低的电源电压下工作，而且降低了电路的整体功耗。另外，通过第 四正压开关MN4、第屯正压开关MN7、第四负压开关MP4及第五负压开关MP5提供合理的尾电 流来保证总跨导不随共模电压的变化而变化，因为在电源电压和地之间只存在2个晶体管， 运样就可W降低电源电压实现超低压工作。
[0015] 通过W下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知 道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，运是因为其应当参考 附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念 地说明此处描述的结构和流程。
【附图说明】
[0016] 下面将结合附图，对本发明的【具体实施方式】进行详细的说明。
[0017] 图1为现有技术的轨对轨运算放大电路的电路结构示意图； 图2为本发明实施例的一种轨对轨运算放大电路的电路结构示意图； 图3为本发明实施例的一种互补差分输入级电路的示意图； 图4为本发明实施例的一种推挽输出级电路的示意图。
【具体实施方式】
[0018] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0019]实施例一 请参见图2,图2为本发明实施例的一种轨对轨运算放大电路的电路结构示意图。本发 明的轨对轨运算放大电路可W广泛地应用于模拟、混合集成电路设计领域，如:ADC转换器、 DCDC变换器W及功率放大器等电路系统中。该轨对轨运算放大电路包括第一输入端Vn、第 二输入端化、输出端Vout、电源端VDD及接地端GND，其中，还包括互补差分输入级电路21和 推挽输出级电路23。具体地： 所述互补差分输入级电路21包括第一子输出端Voutl、第二子输出端Vout2、第一正压 开关MNl、第五正压开关MN5、第六正压开关MN6、第一负压开关MP1、第二负压开关MP2、第Ξ 负压开关MP3、第六负压开关MP6、第屯负压开关MP7、第九负压开关MP9及第十负压开关 MP10； 其中，所述第一正压开关MN1的控制端电连接至所述第Ξ负压开关MP3的第二端，第一 端电连接至所述接地端GND且第二端电连接至所述第一子输出端Voutl; 所述第五正压开关MN5的控制端电连接至所述第一输入端Vn，第一端电连接至所述接 地端GND且第二端电连接至所述第屯负压开关MP7的第二端； 所述第六正压开关MN6的控制端电连接至所述第二输入端化，第一端电连接至所述接 地端GND且第二端电连接至所述第二负压开关MP2的第二端； 所述第一负压开关MP1的控制端和第二端均电连接至所述第一子输出端Voutl且第一 端电连接至所述电源端V孤； 所述第二负压开关MP2的控制端电连接至所述第六正压开关MN6的第二端且第一端电 连接至所述电源端V孤； 所述第Ξ负压开关MP3的控制端电连接至所述第二负压开关MP2的控制端且第一端电 连接至所述电源端V孤； 所述第六负压开关MP6的控制端电连接至所述第五正压开关MN5的第二端，第一端电连 接至所述电源端VDD且第二端电连接至所述第二子输出端Vout2; 所述第屯负压开关MP7的控制端电连接至所述第五正压开关MN5的第二端且第一端电 连接至所述电源端V孤； 所述第九负压开关MP9的控制端电连接至所述第一输入端Vn，第一端电连接至所述电 源端VDD且第二端电连接至所述第Ξ负压开关MP3的第二端； 所述第十负压开关MP10的控制端电连接至所述第二输入端化，第一端电连接至所述电 源端VDD且第二端电连接至所述第二子输出端Vout 2; 进一步，所述互补差分输入级电路21还包括第二正压开关MN2、第Ξ正压开关MN3、第八 正压开关MN8及第九正压开关MN9; 其中，所述第二正压开关MN2的控制端电连接至所述第Ξ负压开关MP3的第二端，第一 端电连接至所述接地端GND且第二端电连接至所述第六正压开关MN6的第二端； 所述第Ξ正压开关MN3的控制端和第二端均电连接至所述第Ξ负压开关MP3的第二端 且第一端电连接至所述接地端GND; 所述第八正压开关MN8的控制端和第二端均电连接至所述第二子输出端Vout2且第一 端电连接至所述接地端GND; 所述第九正压开关MN9的控制端电连接至所述第二子输出端Vout2,第一端电连接至所 述接地端GND且第二端电连接至所述第屯负压开关MP7的第二端。
[0020] 进一步，所述互补差分输入级电路21还包括第四正压开关MN4、第屯正压开关MN7、 第四负压开关MP4及第五负压开关MP5; 其中，所述第四正压开关MN4的控制端电连接至所述第二子输出端Vout2,第一端电连 接至所述接地端GND且第二端电连接至所述第九负压开关MP9的第二端； 所述第屯正压开关MN7的控制端电连接至所述第九负压开关MP9的第二端，第一端电连 接至所述接地端GND且第二端电连接至所述第二子输出端Vout2; 所述第四负压开关MP4的控制端电连接至所述第屯负压开关MP7的第二端，第一端电连 接至所述电源端V孤且第二端电连接至所述第六正压开关MN6的第二端； 所述第五负压开关MP5的控制端电连接所述第六正压开关MN6的第二端，第一端电连接 至所述电源端VDD且第二端电连接至所述第屯负压开关MP7的第二端。
[0021] 另外，所述推挽输出级电路23包括第八负压开关MP8和第十正压开关MN10;其中， 所述第八负压开关MP8的控制端电连接至所述第一子输出端Voutl，第一端电连接至所述电 源端VDD且第二端电连接至所述输出端Vout;所述第十正压开关MN10的控制端电连接至所 述第二子输出端V〇ut2,第一端电连接至所述接地端GND且第二端电连接至所述输出端 Vouto
[0022] 上述实施例中，所述第一正压开关MN1、所述第二正压开关MN2、所述第Ξ正压开关 MN3、所述第四正压开关MN4、所述第五正压开关MN5、所述第六正压开关MN6、所述第屯正压 开关MN7、所述第八正压开关MN8、所述第九正压开关MN9及所述第十正压开关MN10为NM0S晶 体管，且其控制端、第一端及第二端分别为所述NM0S晶体管的栅极、源极及漏极。
[0023] 上述实施例中，所述第一负压开关MP1、所述第二负压开关MP2、所述第Ξ负压开关 MP3、所述第四负压开关MP4、所述第五负压开关MP5、所述第六负压开关MP6、所述第屯负压 开关MP7、所述第八负压开关MP8、所述第九负压开关MP9及所述第十负压开关MP10为PM0S晶 体管，且其控制端、第一端及第二端分别为所述PM0S晶体管的栅极、源极及漏极。
[0024] 另外，本发明还提供一种ADC转换器，包括运算放大电路，该运算放大电路可W为 上述实施例中的轨对轨运算放大电路。
[0025] 本发明还提供一种DCDC变换器，包括运算放大电路，该运算放大电路也可W为上 述实施例中的轨对轨运算放大电路。
[0026] 本发明还提供一种功率放大器，包括运算放大电路，该运算放大电路也可W为上 述实施例中的轨对轨运算放大电路。
[0027] 本发明实施例，采用互补差分输入级电路和推挽输出级电路组成的轨对轨运算放 大电路可W工作在IV左右的电源电压下，相比于传统的轨对轨运算放大电路来说，不仅可 W在更低的电源电压下工作，而且降低了电路的整体功耗。另外，通过第四正压开关MN4、第 屯正压开关MN7、第四负压开关MP4及第五负压开关MP5提供合理的尾电流来保证总跨导不 随共模电压的变化而变化，因为在电源电压和地之间只存在2个晶体管，运样就可W降低电 源电压实现超低压工作。
[002引实施例二 本实施例在上述实施例的基础上，对本发明的轨对轨运算放大电路进行详细描述。请 一并参见图3和图4,图3为本发明实施例的一种互补差分输入级电路的示意图；图4为本发 明实施例的一种推挽输出级电路的示意图。该轨对轨运算放大电路具体包括互补差分输入 级电路和推挽输出级电路。
[0029] 该互补差分输入级电路主要由丽1、丽2、丽3、MN4、丽5、丽6、丽7、MN8、MN9九个NM0S 晶体管和MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP9、MP10 九个PM0S 晶体管组成： 丽1的栅端与丽2的栅端、丽3的栅端、丽3的漏端、MP 3的漏端、MN4的漏端、MP 9的漏端、 丽7的栅端相连，丽1的源端与地相连，丽1的漏端与MP1的漏端、MP1的栅端、MP8的栅端相连； 丽2的栅端与丽1的栅端、丽3的栅端、丽3的漏端、MP3的漏端、MN4的漏端、MP9的漏端、 丽7的栅端相连，丽2的源端与地相连，丽2的漏端与MP2漏端、MP2的栅端、MP3的栅端、MP4的 漏端、MP5的栅端、MN6的漏端相连； 丽3的栅端与丽1的栅端、丽2的栅端、丽3的漏端、MP 3的漏端、MN4的漏端、MP 9的漏端、 丽7的栅端相连，丽3的源端与地相连，丽3的漏端与丽1的栅端、丽2的栅端、丽3的栅端、MP3 的漏端、MN4的漏端、MP9的漏端、丽7的栅端相连； MN4的栅端与丽7的漏端、MP10的漏端、丽8的漏端、丽8的栅端、丽9的栅端、MP6的漏端、 丽10的栅端，MN4的源端与地相连，丽4的漏端与丽1的栅端、丽2的栅端、丽3的栅端、丽3的漏 端、MP3的漏端、MP9的漏端、丽7的栅端相连； 丽5的源端与地相连，MN5的漏端与MP4的栅端、MP5的漏端、MP7的栅端、MP7的漏端、MP6 的栅端、MN9的漏端相连； MN6的源端地相连，丽6的漏端与MP4的漏端、MP5的栅端、MP2的漏端、MP2的栅端、MP3的 栅端、丽2的漏端相连； 丽7的栅端与丽1的栅端、丽2的栅端、丽3的栅端、丽3的漏端、MP3的漏端、丽4的漏端、 MP9的漏端相连，丽7的源端与地相连，丽7的漏端与MN4的栅端、MP10的漏端、MN8的栅端、丽8 的漏端、MN9的栅端、MP6的漏端、丽10的栅端相连； 丽8的栅端与丽4的栅端、丽7的漏端、MP10的漏端、MN8的漏端、MN9的栅端、丽10的栅端、 MP6的漏端相连，丽8的源端与地相连，MN8的漏端与MN4的栅端、丽7的漏端、MP10的漏端、丽8 的栅端、MN9的栅端、丽10的栅端、MP6的漏端相连； MN9的栅端与丽4的栅端、丽7的漏端、MP10的漏端、MN8的漏端、MN8的栅端、丽10的栅端、 MP6的漏端相连，丽9的源端与地相连，丽9的漏端与丽5的漏端、MP4的栅端、MP5的漏端、MP6 的栅端、MP7的栅端、MP7的漏端相连； MP1的栅端与丽1的漏端、MP1的漏端、MP8的栅端相连，MP1的源端与电源电压相连，MP1 的漏端与丽1的漏端、MP1的栅端、MP8的栅端相连； MP2的栅端与丽2的漏端、MP2的漏端、MP3的栅端、丽6的漏端、MP4的漏端、MP5的栅端相 连，MP2的源端与电源电压相连，MP2的漏端与MN2的漏端、MP2的栅端、MP3的栅端、MN6的漏 端、MP4的漏端、MP5的栅端相连； MP3的栅端与MP2的栅端、MP2的漏端、丽2的漏端、MN6的漏端、MP4的漏端、MP5的栅端相 连，MP3的源端与电源电压相连，MP3的漏端与MN1的栅端、MN2的栅端、MN3的栅端、MN3的漏 端、MN4的漏端、MP9的漏端、MN7的栅端相连； MP4的栅端与丽5的漏端、MP5的漏端、MP6的栅端、MP7的栅端、MP7的漏端、丽9的漏端相 连，MP4的源端与电源电压相连，MP4的漏端与MP2的栅端、MP2的漏端、MP3的栅端、MN2的漏 端、MP5的栅端、MN6的漏端相连； MP5的栅端与MP2的栅端、MP2的漏端、MP3的栅端、丽2的漏端、MP4的漏端、丽6的漏端相 连，MP5的源端与电源电压相连，MP5的漏端与MP4的栅端、MN5的漏端、MP6的栅端、MP7的栅 端、MP7的漏端、MN9的漏端相连； MP6的栅端与MP7的栅端、MP7的漏端、MP4的栅端、MP5的漏端、丽5的漏端、丽9的漏端相 连，MP6的源端与电源电压相连，MP6的漏端与丽4的栅端、丽7的漏端、MP10的漏端、丽8的漏 端、MN8的栅端、MN9的栅端、MN10的栅端相连； MP7的栅端与MP6的栅端、MP7的漏端、MP4的栅端、MP5的漏端、丽5的漏端、丽9的漏端相 连，MP7的源端与电源电压相连，MP7的漏端与MP6的栅端、MP7的栅端、MP4的栅端、MP5的漏 端、丽5的漏端、MN9的漏端相连； 所述MP9、丽5的栅端均连接到输入端化，MP10、MN6的栅端均连接到输入端化； 所述丽1、丽2、丽3、丽4、丽5、丽6、丽7、丽8、丽9的衬底均与地相连； 所述 1?1、]\^2、]\^3、]\^4、]\^5、]\^6、]\^7、]\^9、]\^10的衬底均与电源电压相连； 该推挽输出级电路主要由一个NMOS晶体管MN10和一个PMOS晶体管MP8组成： 丽10的栅端与MN4的栅端、丽7的漏端、MP10的漏端、MN8的漏端、MN8的栅端、丽9的栅端、 MP6的漏端相连，MN10的源端与地相连，MN10的漏端与MP8的漏端相连； MP8的栅端与丽1的漏端、MP1的漏端、MP1的栅端相连，MP8的源端与电源电压相连，MP8 的漏端与MN10的漏端相连； 所述MN10的衬底与地相连;所述MP8的衬底与电源电压相连。
[0030] 本发明的工作原理为： 当输入为高电平，即化、化接高电平时，差分输入对MN5、MN6开始工作，此时MP9、MP10关 断。化端的小信号通过丽5放大传到B结点，然后信号由B结点在通过MP7、MP6构成的电流镜 传到MN10的栅端，信号在通过MN10放大到输出Vout。同理，化端的小信号通过MN6放大传到A 结点，然后信号由A结点在通过MP2、MP3构成的电流镜传到丽1的栅端，信号在通过MN1、MP1、 MP8支路放大到输出Vout。两条支路同时进行放大，可W将增益提高一倍，功耗降低一半。
[0031] 当输入为低电平，即Vn、化接低电平时，差分输入对MP9、MP10开始工作，此时MN5、 MN6关断。化端的小信号通过MP9放大到C结点，然后通过MN1、MP1、MP8支路放大到输出Vout。 化端的小信号通过MP10放大到D结点，再通过MN10放大到输出Vout。两条支路仍然同时进行 放大，可W将增益提高一倍，功耗降低一半。
[0032] 当输入电平在^附近时，两组差分对同时工作，W上两种信号通路都存在。
[0033] 在电路中MP2、MP3电流镜，MP6、MP7电流镜都进行了信号的处理，交叉禪合的MN4管 和MN7管作为MP9、MP10差分对的负载使用。差分输入级具有对称性，更有利于电路的实现。
[0034] 综上所述，本文中应用了具体个例对本发明轨对轨运算放大电路及ADC转换器、 DCDC变换器和功率放大器的原理及实施方式进行了阐述，W上实施例的说明只是用于帮助 理解本发明的方法及其核屯、思想；同时，对于本领域的一般技术人员，依据本发明的思想， 在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本 发明的限制，本发明的保护范围应W所附的权利要求为准。
【主权项】
1. 一种轨对轨运算放大电路，包括第一输入端(Vn)、第二输入端(Vp)、输出端(Vout)、 电源端(VDD)及接地端(GND)，其特征在于，还包括互补差分输入级电路(21)和推挽输出级 电路(23);其中， 所述互补差分输入级电路(21)包括第一子输出端(Voutl)、第二子输出端(Vout2)、第 一正压开关(MN1)、第五正压开关(MN5)、第六正压开关(MN6)、第一负压开关(MP1)、第二负 压开关(MP2)、第三负压开关(MP3)、第六负压开关(MP6)、第七负压开关(MP7)、第九负压开 关(MP9)及第十负压开关(MP10); 其中，所述第一正压开关(MN1)的控制端电连接至所述第三负压开关(MP3)的第二端， 第一端电连接至所述接地端(GND)且第二端电连接至所述第一子输出端(Voutl); 所述第五正压开关(MN5)的控制端电连接至所述第一输入端(Vn)，第一端电连接至所 述接地端(GND)且第二端电连接至所述第七负压开关(MP7)的第二端； 所述第六正压开关(MN6)的控制端电连接至所述第二输入端(Vp)，第一端电连接至所 述接地端(GND)且第二端电连接至所述第二负压开关(MP2)的第二端； 所述第一负压开关(MP1)的控制端和第二端均电连接至所述第一子输出端(Voutl)且 第一端电连接至所述电源端(VDD); 所述第二负压开关(MP2)的控制端电连接至所述第六正压开关(MN6)的第二端且第一 端电连接至所述电源端(VDD); 所述第三负压开关(MP3)的控制端电连接至所述第二负压开关(MP2)的控制端且第一 端电连接至所述电源端(VDD); 所述第六负压开关(MP6)的控制端电连接至所述第五正压开关(MN5)的第二端，第一端 电连接至所述电源端(VDD)且第二端电连接至所述第二子输出端(Vout2); 所述第七负压开关(MP7)的控制端电连接至所述第五正压开关(MN5)的第二端且第一 端电连接至所述电源端(VDD); 所述第九负压开关(MP9)的控制端电连接至所述第一输入端(Vn)，第一端电连接至所 述电源端(VDD)且第二端电连接至所述第三负压开关(MP3)的第二端； 所述第十负压开关(MP10)的控制端电连接至所述第二输入端(Vp)，第一端电连接至所 述电源端(VDD)且第二端电连接至所述第二子输出端(Vout2); 所述推挽输出级电路(23)包括第八负压开关(MP8)和第十正压开关(MN10);其中，所述 第八负压开关(MP8)的控制端电连接至所述第一子输出端(Voutl)，第一端电连接至所述电 源端(VDD)且第二端电连接至所述输出端(Vout);所述第十正压开关(丽10)的控制端电连 接至所述第二子输出端(Vout2)，第一端电连接至所述接地端(GND)且第二端电连接至所述 输出端(Vout)。2. 如权利要求1所述的电路，其特征在于，所述互补差分输入级电路(21)还包括第二正 压开关(丽2)、第三正压开关(丽3)、第八正压开关(MN8)及第九正压开关(MN9); 其中，所述第二正压开关(MN2)的控制端电连接至所述第三负压开关(MP3)的第二端， 第一端电连接至所述接地端(GND)且第二端电连接至所述第六正压开关(MN6)的第二端； 所述第三正压开关(MN3)的控制端和第二端均电连接至所述第三负压开关(MP3)的第 二端且第一端电连接至所述接地端(GND); 所述第八正压开关(MN8)的控制端和第二端均电连接至所述第二子输出端(Vout2)且 第一端电连接至所述接地端(GND); 所述第九正压开关(MN9)的控制端电连接至所述第二子输出端(Vout2)，第一端电连接 至所述接地端(GND)且第二端电连接至所述第七负压开关(MP7)的第二端。3. 如权利要求1所述的电路，其特征在于，所述互补差分输入级电路(21)还包括第四正 压开关(MN4)、第七正压开关(丽7)、第四负压开关(MP4)及第五负压开关(MP5); 其中，所述第四正压开关(MN4)的控制端电连接至所述第二子输出端(Vout2)，第一端 电连接至所述接地端(GND)且第二端电连接至所述第九负压开关(MP9)的第二端； 所述第七正压开关(MN7)的控制端电连接至所述第九负压开关(MP9)的第二端，第一端 电连接至所述接地端(GND)且第二端电连接至所述第二子输出端(Vout2); 所述第四负压开关(MP4)的控制端电连接至所述第七负压开关(MP7)的第二端，第一端 电连接至所述电源端(VDD)且第二端电连接至所述第六正压开关(MN6)的第二端； 所述第五负压开关(MP5)的控制端电连接所述第六正压开关(MN6)的第二端，第一端电 连接至所述电源端(VDD)且第二端电连接至所述第七负压开关(MP7)的第二端。4. 如权利要求1-3任一项所述的电路，其特征在于，所述第一正压开关(MN1 )、所述第二 正压开关(MN2)、所述第三正压开关(MN3)、所述第四正压开关(MN4)、所述第五正压开关 (MN5)、所述第六正压开关(MN6)、所述第七正压开关(MN7)、所述第八正压开关(MN8)、所述 第九正压开关(MN9)及所述第十正压开关(MN10)为NMOS晶体管，且其控制端、第一端及第二 端分别为所述NMOS晶体管的栅极、源极及漏极。5. 如权利要求1-3任一项所述的电路，其特征在于，所述第一负压开关(MP1 )、所述第二 负压开关(MP2)、所述第三负压开关(MP3)、所述第四负压开关(MP4)、所述第五负压开关 (MP5)、所述第六负压开关(MP6)、所述第七负压开关(MP7)、所述第八负压开关(MP8)、所述 第九负压开关(MP9)及所述第十负压开关(MP10)为PMOS晶体管，且其控制端、第一端及第二 端分别为所述PMOS晶体管的栅极、源极及漏极。6. -种ADC转换器，包括运算放大电路，其特征在于，所述运算放大电路为如权利要求 1-5任一项所述的轨对轨运算放大电路。7. -种DCDC变换器，包括运算放大电路，其特征在于，所述运算放大电路为如权利要求 1-5任一项所述的轨对轨运算放大电路。8. -种功率放大器，包括运算放大电路，其特征在于，所述运算放大电路为如权利要求 1-5任一项所述的轨对轨运算放大电路。
【文档编号】H03F3/45GK106059516SQ201610385982
【公开日】2016年10月26日
【申请日】2016年6月3日
【发明人】李娅妮, 孙亚东, 汤子月, 庞光艺, 朱樟明, 杨银堂
【申请人】西安电子科技大学