专利名称：包括具有不同开启功率水平的并联晶体管放大器组的集成电路的制作方法
技术领域：
本发明总体上涉及电子电路，更具体地说，涉及RF功率放大器电路。
背景技术：
功率放大器，诸如在蜂窝式通信系统的基站中使用的功率放大器，常常在比峰值功率低得多的输出功率水平下操作。遗憾的是回退功率水平降低发送机中的功率放大器的效率。在常规放大器中，在效率与输入驱动水平之间存在直接关系。因此，在RF输入功率水平变得高到足以将放大器驱动至压缩或饱和之前常常未获得高效率(DC至RF转换效率)。 在其中期望放大器尽可能地保持线性的多载波通信系统中，不能使用高效率的此区域。
在回退功率水平下提供改善的效率的功率放大器电路设计是多尔蒂(Doherty) 放大器电路，其将来自主或载波放大器和来自辅助或峰值放大器的功率组合。参见W. H. Doherty 在 1936 年 Proc. IRE 第 24 卷 No. 9 第 1163 1182 页的“A New High-Efficiency Power Amplifier for Modulated Waves”。在图IA中示出常规多尔蒂电路20。如其中所示，施加于输入端子21的输入信号被分离器22分离。从分离器22接收输入信号的主或载波放大器23和峰值放大器26被设计为以增加的效率向负载R递送最大功率。载波放大器 23直接从分离器22接收输入信号，而峰值放大器26通过四分之一波长(90 ° )变压器25来接收输入信号。载波放大器23的输出通过另一四分之一波长(90° )变压器24，并在组合节点27处被与峰值放大器26的输出组合。因此，载波放大器23和峰值放大器26的输出未被相互隔离。因此，当峰值放大器26开启时，呈现于载波放大器23的视在负载(apparent load)改变。
载波放大器23被作为正常B类放大器偏置，而峰值放大器26被设计为仅将超过某个最小阈值的信号放大。对于LDMOS功率晶体管而言，这可以通过将晶体管DC偏置至其夹断电压以下来实现，以用于类似于C类的操作。两个放大器的输出被特定阻抗R的四分之一波长传输线24连接，并且最佳负载R的一半的负载被附着于峰值放大器26的输出端。 RF输入功率在到峰值放大器26的输入端处被与四分之一波长延迟25平分，由此保证负载 R/2 28处的两个放大器的输出功率将是同相的。
多尔蒂放大器电路在通过操作B类载波放大器23来压缩至比其最佳负载大两倍的视在负载阻抗之前实现高效率。(在峰值放大器26变得有效之前，呈现于载波放大器23 的视在负载阻抗由于四分之一波长变压器24的存在而是2R。)因此，载波放大器23压缩并达到处于其最大功率的一半的峰值效率。第二或峰值放大器仅在输入信号的峰值期间变得有效。当峰值放大器是有效的时，出现在载波放大器23的输出端处的负载阻抗被减小。当峰值放大器26输出其全功率时，能够再次实现高效率。因此，对于输出功率的6dB范围而言，载波放大器23被保持在饱和的边缘，并且可以保持近峰值效率。
当到多尔蒂放大器电路中的输入RF功率不足以开启峰值放大器26时，由载波放大器23来供应基本上所有输出功率。当峰值放大器26关断时，其输出阻抗是非常高的，并且载波放大器23的输出功率基本上全部被递送至负载R/2。如上文所讨论的，实际上跨越四分之一波长变压器M呈现于载波放大器的负载是2R。因此，设备电流是在电压饱和时在最大功率下所递送的电流的一半。这导致设备递送其最大输出功率的一半。由于电流的 RF和DC分量都是其峰值的一半，所以效率将处于其最大值，载波放大器的最大输出功率的一半被以最大线性效率供应给负载。
当提供了足够的输入RF功率以允许峰值放大器沈变得饱和时，两个并联放大器均勻地向负载R/2递送最大输出功率。呈现于每个放大器的负载则是最佳负载R，并且四分之一波长变压器M的两端处的负载仍保持在R。峰值放大器26被设计为在载波放大器23 刚刚开始饱和时开始操作，这可以提供最高线性效率。随着输入RF驱动进一步增加，峰值放大器开始开启并向负载递送输出功率。由峰值放大器26供应的附加电路具有增加四分之一波长变压器M的输出端处的负载阻抗的效果。变压器M的载波放大器末端处的有效变化将是视在负载阻抗的减小并使得载波放大器23能够在其电压保持饱和时递送更多的功率。极限之间的效率将仅略微从最大值下降，因为峰值放大器的占空因数是相对低的。
已经进行了某些努力以扩展能够保持多尔蒂放大器的输出功率和近峰值效率的范围。例如，题为"N-way RF Power Amplifier Circuit With Increased Back-Off Capability And Power Added Efficiency Using Selected Phase Lengths And Output Impedances"的美国专利No. 6，791，417公开了一种具有多个峰值放大器的多尔蒂放大器。在图IB中示出四向多尔蒂放大器电路30。如其中所示，提供了载波放大器33和三个峰值放大器36A C，峰值放大器36A C通过90°变压器35A C连接到输出负载38。 单个90°变压器34将四向分离器32连接到载波放大器34。通过将每个峰值放大器36A C上的DC偏压设置为适当的值，添加的峰值放大器允许扩展多尔蒂作用。载波放大器33和峰值放大器36A C的输出在组合节点37处被组合。对于在第一个上添加的每个峰值放大器而言，将存在将保持峰值效率的功率范围方面的6dB的相应增加。由于N向分离器中的有限损耗，将导致效率方面的某些限制。四向放大器将高效功率的范围扩展至18dB的理论值。与双向多尔蒂放大器电路相比，该四向结构能够提供3 (ffim的总功率增加。因此，可以由四向多尔蒂布置来提供120瓦峰值放大器，该四向多尔蒂布置具有利用30瓦晶体管的每个路径(载波和三个峰值放大器)。
虽然多尔蒂放大器中的单独载波和峰值放大器的使用能够提供增加的效率，但其对于某些应用而言可能具有不足的功率范围。此外，包括分离器、四分之一波长变压器和组合器的电路部件可能在功率水平和/或工作频率的期望范围内限制放大器的净带宽、效率、和/或增益平坦度。
发明内容
根据一些实施例的功率放大器电路包括将输入信号分离成多个分量输入信号的功率分离器。至少两组晶体管放大器均被并联地耦合到功率分离器以接收并放大分量输入信号中的不同的一些信号以生成已放大分量输出信号。每组晶体管放大器中的晶体管放大器被配置为在相互之间不同的输入信号功率水平下开启。组合器被配置为从所述至少两组晶体管放大器接收已放大分量输出信号并将其组合成输出信号。集成电路封装将功率分离器、所述至少两组晶体管放大器和组合器组合。
由于在公共集成电路封装内制造晶体管放大器，所以可以将其形成为相互非常接近，这能够允许在相对小的集成电路封装中形成多组晶体管放大器以增加来自其的最大输出功率。此外，可以在制造期间保持对其相关放大路径特性的严格控制，从而使其之间的任何输出相位差最小化和/或提供在功率水平和/或工作频率的期望的范围内增加的增益平坦度。
集成电路封装可以包围多个衬底管芯和安装衬底。每个晶体管放大器可以在不同的一个衬底管芯上。安装衬底可以具有被安装到功率分离器、每个衬底管芯和组合器的主表面。
该组合器可以包括多个螺旋传输线。每个螺旋传输线可以在近端处被耦合到晶体管放大器中的不同的一个放大器以沿着螺旋形路径将来自其的已放大分量输出信号传导至公共输出节点，该公共输出节点将每个传输线的远端耦合在一起。
每个晶体管放大器可以包括具有栅极端子、漏极端子和源极端子的场效应晶体管电路。每个晶体管放大器的漏极端子可以被耦合到同一电压信号。功率放大器电路可以包括漏极电压调制器，该漏极电压调制器可以响应于输入信号的分量的振幅来调制晶体管漏极端子的电压。
功率放大器电路还可以包括正交调幅器，该正交调幅器将通信信号乘以较高频率载波信号以生成同相信号，该同相信号将载波信号相位延迟四分之一波长以生成被延迟的载波信号，并且该正交调幅器将通信信号乘以被延迟的载波信号以生成异相信号。可以将功率分离器耦合到正交调幅器以接收并分离异相信号。漏极电压调制器可以调制漏极端子的电压以跟踪同相信号的包络。
在一些其它实施例中，功率放大器电路包括功率分离器、至少两组峰值晶体管放大器和载波晶体管放大器、以及组合器。峰值晶体管放大器和载波晶体管放大器被并联地耦合到功率分离器以接收并放大分量输入信号中的不同的一些信号以生成已放大分量输出信号。峰值晶体管放大器被配置为在分量输入信号达到使载波放大器饱和的阈值时开启。所述组合器被配置为从所述至少两组晶体管放大器接收已放大分量输出信号并将其组合成输出信号。集成电路封装包围功率分离器、所述至少两组晶体管放大器和组合器。
可以针对A/B类中的操作使载波晶体管放大器偏置，并且可以针对C类中的操作使峰值晶体管放大器偏置。
漏极电压调制器可以生成具有被响应于输入信号分量的振幅被调制的振幅的电压信号。峰值晶体管放大器和载波晶体管放大器中的每一个可以包括具有栅极端子、漏极端子和源极端子的场效应晶体管电路。可以将各漏极端子耦合以从漏极电压调制器接收电压信号。
被包括进来以提供对本发明的进一步理解并被并入本申请中且构成本申请的一部分的附图示出本发明的一些实施例，在附图中
图IA IB示出多尔蒂放大器的各种配置；
图2是根据一些实施例的具有具有不同的开启功率水平并被并联地连接在功率分离器与组合器之间的两组晶体管放大器的集成电路功率放大器的示意性电路图；图3是在图2的集成电路封装内的功率放大器电路的其它示例性实施例的芯片布局示意图；
图4是根据一些实施例的在公共衬底上并被连接在功率分离器与组合器之间、具有通过那里的不同的相反对称长度的传输路径的两组偏移晶体管放大器的示意性电路图；
图5是根据一些实施例的正交调幅器、漏极电压调制器和功率放大器集成电路的示意性电路图；
图6是示出根据一些实施例的集成电路功率放大器的操作期间的功率增益和效率与输出功率的关系的模拟结果的图；
图7是示出根据一些实施例的集成电路功率放大器的操作期间的小信号增益和回波损耗与频率的关系的模拟结果的图；
图8是示出根据一些实施例的集成电路功率放大器的操作期间的与负载匹配的输出阻抗的模拟结果的图；以及图9是根据一些实施例的具有两组多尔蒂配置晶体管放大器的集成电路功率放大器的示意性电路图，该两组多尔蒂配置晶体管放大器具有不同开启功率水平并被并联地连接在功率分离器与组合器之间。
具体实施例方式在下文中参考附图来更全面地描述本发明的实施例，在附图中示出了本发明的实施例。然而，可以以许多不同形式来体现本发明，并且不应将其理解为局限于本文阐述的实施例。更确切地说，提供这些实施例是为了本公开将是透彻和完整的，并将向本领域的技术人员充分传达本发明的范围。在附图中，为了清楚起见，可以将区域的尺寸和相对尺寸夸大。类似的附图标记自始至终指示类似的元件。
本文所使用的术语仅仅是出于描述特定实施例的目的，并且并不意图限制本发明。除非上下文明确指明，本文所使用的单数形式“一个”、“一种”和“该”意图也包括复数形式。还应理解的是当在本说明书中使用时，当在本文中使用时，术语“包括”和/或“包含”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其群组的存在或添加。
应理解的是当元件被称为被“连接”或“耦合”到另一元件时，其可以被直接连接或耦合到其它元件，或者可以存在居间元件。相比之下，当元件被称为被“直接连接”或“直接耦合”到另一元件时，不存在居间元件。本文所使用的术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合，并且可以缩写为“/”。
应理解的是虽然术语第一、第二等在本文中可以用来描述各种元件，但这些元件不应受到这些术语的限制。这些术语仅用来将一个元件与另一个区别开。例如，在不脱离本发明的范围的情况下，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件。
除非另外定义，本文所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员一般理解的相同的意义。还应理解的是应将本文所使用的术语解释为具有与其在本说明书和相关技术的上下文中的意义一致的意义，并且不应以理想化或过度形式化的意义来进行解释，除非在本文中明确地这样定义。
本发明的一些实施例针对一种集成电路功率放大器，该集成电路功率放大器包括被并联地耦合以接收并放大输入信号的分量的多组晶体管放大器。每组晶体管放大器内的两个晶体管放大器被配置为在相互之间不同的输入信号功率水平下开启。在一些实施例中晶体管放大器组没有以多尔蒂放大器布置来配置，因为其输出在组合节点处没有被组合， 而在一些其它实施例中晶体管放大器组是以多尔蒂放大器布置来配置的。
由于在公共集成电路封装内制造晶体管放大器，所以可以将其形成为相互非常接近，这能够允许在相对小的集成电路封装中形成多组晶体管放大器以增加来自其的最大输出功率。此外，可以在制造期间保持对其相关放大路径特性的严格控制，从而使其之间的任何输出相位差最小化和/或提供在功率水平和/或工作频率的期望的范围内增加的增益平坦度。
在图2和3中示出了根据一些实施例的功率放大器集成电路。图2是集成电路功率放大器200的示意性电路图，并且图3是示出根据一些实施例的图2的集成电路功率放大器200的附加电路组件的更详细芯片布局示意图。
参考图2，功率放大器电路包括集成电路封装210，集成电路封装210通过至少一个输入引脚202来接收输入信号以进行放大并通过至少一个输出引脚204输出已放大信号。功率分离器将来自引脚202的输入信号分离成多个分量输入信号。
在示例性实施例中，两级功率分离器包括将输入信号分离成两个分量输入信号的第一级双向功率分离器212和又多具有两个双向功率分离器214和216的第二级，双向功率分离器214和216被连接到功率分离器212的相应输出节点。功率分离器214和216进一步将两个分量输入信号分离成四个分量输入信号。因此，来自引脚202的输入信号被分离成四个分量输入信号218a d。可以通过对通过分离器212、214和216的传输路径的相对阻抗进行平衡或非对称配置来在四个分量输入信号218a d之间相等地或不等地分离引脚202处的输入信号。
两组晶体管放大器220和230均被并联地耦合到功率分离器以接收并放大分量输入信号中的不同的一些信号以生成已放大分量输出信号。每组晶体管放大器220和230的两个晶体管放大器被配置为在相互之间不同的输入信号202的功率水平下开启。如图2中所示，一组晶体管放大器220包括被耦合到功率分离器214的一个输出端以接收并放大分量输入信号218a的第一晶体管放大器222和被耦合到功率分离器214的另一输出端以接收并放大分量输入信号218b的第二晶体管放大器224。第二晶体管放大器2M被偏置为在与第一晶体管放大器222不同的输入信号功率水平下开启。
虽然出于图示和说明的目的在图2和3中示出了仅两组晶体管放大器，但本发明不限于此。本发明的各种实施例可以替代地包括两组或更多组晶体管放大器。此外，虽然示例性晶体管放大器组被示为均具有两个晶体管放大器，但其不限于此，并且可以替代地均具有两个或更多个晶体管放大器(例如，如图IB中所示)。
第一晶体管放大器222可以被偏置为作为载波放大器进行操作，该载波放大器可以操作直至输入信号的近峰值水平并直至在较高水平下饱和。可以使第二晶体管放大器 2M偏置为作为峰值放大器进行操作，该峰值放大器仅在与输入信号的峰值相关联的水平期间开启(变得有效)。可以使第一和第二晶体管放大器222和2M两者偏置为在A/B类中进行操作，或者可以使第二晶体管放大器2M偏置为在C类中进行操作以在输入信号的峰值水平下提供增加的放大效率。
另一组晶体管放大器230包括被耦合到功率分离器216的一个输出端以接收并放大分量输入信号218c的第三晶体管放大器232和被耦合到功率分离器216的另一输出端以接收并放大分量输入信号218d的第四晶体管放大器234。可以使第四晶体管放大器234 偏置为在与第三晶体管放大器232不同的输入信号功率水平下开启。第三晶体管放大器 232可以被配置为以与第一晶体管放大器222相同的方式操作，并且第四晶体管放大器234 可以被配置为以与第二晶体管放大器224相同的方式进行操作。因此，可以使第三晶体管放大器232偏置为在与第一晶体管放大器222相同的输入信号功率水平下开启，并且可以使第四晶体管放大器234偏置为在与第二晶体管放大器224相同的输入信号水平下开启。
组合器240从晶体管放大器组220和230接收已放大分量输出信号并将其组合成被耦合到输出引脚204的输出信号。组合器240可以包括多个螺旋传输线242、244、246 和248。传输线242、244、246和248中的每一个在近端处被耦合到晶体管放大器222、224、 232和234中的不同的一个放大器以沿着螺旋形路径将来自其的已放大分量输出信号传导至公共输出节点，该公共输出节点将传输线242、244、246和248中的每个的远端一起耦合到输出引脚204。使用螺旋传输线来将晶体管放大器耦合到输出引脚204可以减小组合器 240所使用的安装衬底210的表面面积，并且相关地，可以允许制造较小的集成电路200和 /或包括另一放大器电路，诸如附加的放大器晶体管组。
可以将每个螺旋传输线的路径长度和宽度定义为使晶体管放大器的输出的阻抗水平与连接到输出引脚204的输出负载匹配。例如，可以将螺旋传输线的长度和宽度定义为在输出引脚204处呈现50 Ω的电阻。组合器240的螺旋传输线242、244、246和248可以具有相同的传输路径长度以避免在输出引脚204处被组合的已放大分量输出信号之间引入相移。
螺旋传输线242、244、246和248中的每一个的路径长度和宽度可以被定义为当螺旋传输线正在载送相应的一个已放大分量输出信号218a d(包括来自引脚202的输入信号的二次谐波频率分量)时，使相应的一个晶体管放大器222、224、232和234的输出端处的阻抗水平与引脚204的公共输出节点处的阻抗水平匹配。这可以提供在更宽的频率带宽内增加的放大效率。
如图2中所示，可以在安装衬底210上将螺旋传输线242、244、246和248制造为彼此非常接近。通过每个螺旋传输线传送的信号产生电磁效应，所述电磁效应可能不期望地改变其它邻近螺旋传输线的运算阻抗水平，其程度为那些变化与其彼此之间的相对接近度有关。因此，由于紧邻地定位的螺旋传输线的组合电磁效应，内部两个螺旋传输线244和 246与外部两个螺旋传输线242和248相比可能具有较大的阻抗增加。可以通过将外部两个螺旋传输线242和248的传输路径延长导致其在传送特性信号时具有基本上与内部两个螺旋传输线244和246的阻抗匹配的阻抗的量来至少部分地补偿螺旋传输线阻抗上的此不对称电磁效应。
当在与功率分离器212、214和216及晶体管放大器组220和230相同的安装衬底 206上形成螺旋传输线242、244、246和248时，可以控制集成电路制造过程以准确地形成用于螺旋传输线242、244、246和248及功率分离器212、214和216的期望的传输长度和宽度。
可以在衬底206的相同或不同介电常数材料上形成分离器和组合器。参考图3， 在一些实施例中，功率分离器212的传输线包括远离接收输入信号的公共输入节点延伸的一组传输线。可以在具有9. 6、的介电常数和0. 5mm的厚度的材料上形成功率分离器212 的传输线。相比之下，可以在具有36 ε r的介电常数和0. 25mm的厚度的材料上形成功率分离器214和216的传输线，并且可以在具有9. 8、的介电常数和0. 5mm的厚度的材料上形成组合器240的螺旋传输线242、244、246和248。
虽然衬底206的相应电介质区域的这些示例性介电常数和厚度可以提供衬底206 上的器件特征的改善的工作特性和/或更紧凑的布局，但应理解的是本发明不限于此，并且替代地，可以在均勻电介质材料上形成传输线，或者可以使用不同的电介质材料来沿着不同的传输路径提供期望的阻抗。
集成电路封装210包围功率分离器212、214和216、晶体管放大器组220和230、 组合器240及衬底206 (将其组合)。
第一、第二、第三和第四晶体管放大器222、224、232和234中的每一个可以在不同的衬底管芯上(例如，每个放大器的所示单独块)，单独的管芯被安装到衬底206的相同主表面，还可以在该主表面上形成功率分离器212、214和216。
可替换地，可以在公共衬底管芯上形成第一、第二、第三和第四晶体管放大器222、 224,232和234。图4是在公共衬底400上并被连接在功率分离器410与组合器420之间的两组偏移晶体管放大器的示意性电路图。为了减少用来制造晶体管放大器222、224、232 和234的衬底400上的表面面积的量，可以在相互偏移的衬底上形成各组晶体管放大器220 和 230。
因此，如图4中所示，从输入引脚202通过功率分离器410至晶体管放大器组220 的传输路径是比从输入引脚202通过功率分离器410至另一晶体管放大器组230的传输路径更长的定义的第一距离。类似地，从晶体管放大器组230通过组合器420至输出引脚 204的传输路径是比从晶体管放大器组220通过组合器420至输出引脚204的传输路径更长的定义距离。为了减少/防止在输出引脚204处被组合的已放大分量输出信号之间的不期望相位差，从晶体管放大器组230通过组合器420至输出引脚204的传输路径可以是比从晶体管放大器组220通过组合器420至输出引脚204的传输路径更长的相同定义的第一距离。
因此，可以使由于偏移晶体管放大器组230更接近于输入引脚202而引起的被提供给晶体管放大器组220和230的分量输入信号之间的相对相移反向，并从而通过延长通过组合器420的来自晶体管放大器组230的传输路径、使得提供通过晶体管放大器组220 和230从输入引脚202至输出引脚204的相同长度传输路径来将其抵消。
再次参考图2和3，可以将晶体管放大器222、224、232和234配置为具有栅极端子、漏极端子和源极端子的RF场效应晶体管(FET)。晶体管放大器222、224、232和234可以由用于高输出功率能力(例如，在28V为120W)的基于GaN的高电子迁移率晶体管(HEMT)形成。例如在2001年7月12日和2002年6月6日提交的题为“Aluminum Gallium Nitride/ Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same，，的共同转让的美国专利6，316，793和美国公开号2002/0066908A1、在2001年5月11日提交并在2002年11 月 14 日公布的题为“Group Iii Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer” 的美国公开号 2002/0167023Al、Smorchkova 等人的在 2002 年 11 月 14 日公布的题为 “Group-Iii Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer”的美国公开号 2002/0167023A1 和 2003 年7月11日提交并在2004年4月1日公布的题为“Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non- Etched Contact Recesses，，的美国公开号2004/0061129中描述了可以在本发明的实施例中使用的用于基于GaN的HEMT的适当结构，上述公开物的公开内容通过引用被整体地结合到本文中。可以使用其它类型的晶体管， 诸如硅LDM0S、碳化硅MESEFET、砷化镓HEMT和/或SiGe HBT0 晶体管放大器222、224、232和234可以被同等地定尺寸(S卩，可以具有相同的栅极宽度等)。然而，在一些实施例中，这些晶体管可以具有不同的栅极宽度，其可以提供增强的回退效率和/或放大器增益。例如，与晶体管放大器224和234相比，晶体管放大器222和 232可以具有较短的栅极宽度。因此，能够被偏置为在较高功率水平下开启的晶体管放大器 224和234能够在较高输入功率条件下生成较高输出功率。
可以将晶体管放大器222、224、232和234中的每一个的漏极端子耦合到相同的漏极电压信号250。在一些实施例中，漏极电压调制器252控制漏极电压信号250。漏极电压调制器252可以响应于输入信号分量的振幅(诸如响应于来自引脚202的输入信号的振幅) 来调节漏极电压信号250的振幅。漏极电压调制器252可以通过集成电路封装210上的漏极电压引脚254耦合到漏极电压信号250。以这种方式来调制晶体管放大器的漏极电压可以增加集成电路功率放大器220在输入信号的更大工作功率和/或频率范围内的效率。
依照本发明的各种实施例配置的集成电路功率放大器可以用来将通信信号放大以便从蜂窝式通信系统的基站传输。本发明的一些实施例可能在用于窄带和宽带通信应用两者的高效率通信功率放大器中有用，诸如CDMA、W-CDMA、WiMax等，其使用许多不同的调制方案，诸如FM、QPSK, QAM等。
图5是用于蜂窝式基站的RF发送机500的一部分的示意性电路图。RF发送机500 包括正交调幅器(QAM)510、漏极电压调制器520、和集成电路功率放大器530。可以根据上文相对于图2和3所述的各种实施例来配置集成电路功率放大器530。
QAM调制器510用较低频率输入通信信号540来调制来自频率合成器512的高频率载波信号(例如，2.1 GHz至2. 7 GHz)(例如将其相乘)以生成同相(振幅分量)信号550。 QAM调制器510还使用延迟电路514来生成用输入通信信号540来调制以生成正交(相位分量)信号560的四分之一波长延迟载波信号。由集成电路功率放大器530来将正交信号 560放大以生成已放大正交信号570。可以将正交信号560作为图2的输入引脚202上的输入信号供应。还可以将已放大正交信号570和同相信号550进一步滤波并组合以便通过天线传输。
漏极电压调制器520生成被改变以跟踪对同相信号550的包络的改变的漏极电压信号522。漏极电压信号控制每个晶体管放大器的漏极端子的漏极电压，所述晶体管放大器诸如为集成电路功率放大器530的晶体管放大器222、224、232和234 (在图2中示出)。 因此，在一些实施例中，漏极电压调制器520可以响应于同相信号550的减小的振幅来减小晶体管放大器的漏极电压，并且可以响应于同相信号550的增加的振幅来增加晶体管放大器的漏极电压。以这种方式来调制晶体管放大器的漏极电压可以增加集成电路功率放大器 530在输入通信信号540的更大工作范围内的效率。
图6是示出根据一些实施例的2. 4 GHz的输入信号频率下的集成电路功率放大器的操作期间的功率增益和效率与输出功率水平的关系的模拟结果的图。曲线600示出输出功率水平范围内的功率放大器的已放大增益，并且曲线602示出输出功率水平范围内的功率放大器的效率。参考曲线600，已放大增益在很宽的输出功率范围内是相对恒定的。参考曲线602，当输出功率从峰值功率水平回退6dB时，示例性功率放大器获得约37%的效率，其中，6dB的回退水平可以是用于将CDMA通信信号放大以便传输的功率放大器的典型工作功率水平。此37%的效率比由在6dB回退功率水平下操作的至少一些现有技术功率放大器可获得的20%至25%的最高效率高得多。
图7是示出根据一些实施例的在功率放大器集成电路的操作期间的小信号增益和回波损耗与频率的关系的模拟结果的图。曲线700示出小信号增益，曲线702示出输入回波损耗，并且曲线704示出输出回波损耗与频率的关系。参考曲线700，跨越约2至2. 8 GHz的宽频带，增益是相对恒定的。跨越该频率范围的此平坦增益可以是显著的，因为在北美洲和欧洲，蜂窝式通信系统使用2. 1 GHz频率，在韩国，蜂窝式通信系统使用2. 3 GHz频率，在北美洲，蜂窝式通信系统使用2. 5和2. 6 GHz频率，并且在欧洲，蜂窝式通信系统使用 2.7 GHz频率。因此，在不要求设计改变的情况下， 可以使用示例性功率放大器来跨越所有那些通信频率将通信信号放大。参考曲线702和704，可以观察到跨越所示频率范围的大部分，功率放大器密切地与输出负载阻抗匹配。
图8是示出根据一些实施例的在功率放大器集成电路的操作期间的与负载匹配的输出阻抗的模拟结果的图。所示曲线上的点800对应于晶体管放大器应在其输出端处看到的以提供用于输出功率的最高效率的阻抗。所示曲线上的点802示出应被晶体管放大器终止的二次谐波阻抗。
在图9中示出根据一些其它实施例所配置的集成电路功率放大器。图9是具有被并联地连接在功率分离器930与组合器940之间的两组多尔蒂配置晶体管放大器910和 912的集成电路功率放大器900的示意性电路图。每个晶体管放大器组内的晶体管放大器被配置为在不同的功率水平下开启。
可以如图2和3所示地配置功率分离器930以使用双向分离器212、214和216的两个级将输入信号RF IN (RF输入)分离以生成四个分量输入信号。
晶体管放大器组910可以包括峰值晶体管放大器914和载波晶体管放大器916。 可以使载波晶体管放大器916偏置以作为A/B类放大器进行操作，A/B类放大器可以线性地操作直至分量输入信号的近峰值水平并直至在较高水平下饱和。相比之下，可以使峰值晶体管放大器914偏置以仅在与使载波晶体管放大器916饱和的分量输入信号的峰值相关联的水平期间开启。其它晶体管放大器组912可以类似地包括能够被偏置为分别以与峰值和载波晶体管放大器914和916类似的方式操作的峰值晶体管放大器918和载波晶体管放大器920。
90°阻抗匹配变压器950在分量输入信号被输入峰值放大器914之前将其延迟四分之一波长。另一 90°阻抗匹配变压器952类似地在另一分量输入信号被输入到峰值放大器918之前将其延迟四分之一波长。来自载波放大器916的已放大分量输出信号被另一 90°阻抗匹配变压器954延迟四分之一波长，并且来自载波放大器920的已放大分量输出信号被另一 90°阻抗匹配变压器956类似地延迟四分之一波长。应认识到，术语“变压器”在本文中在一般意义上用来包括能够改变输入信号的相位的任何电抗部件(reactive component),并且能够包括例如传输线。
组合节点940接收并组合已放大分量输出信号以生成输出信号RF 0UT(RF输出)。
可以将晶体管放大器914、916、918和920中的每一个的漏极端子耦合到相同的漏极电压信号958。在一些实施例中，漏极电压调制器960控制漏极电压信号958。漏极电压调制器960可以响应于输入信号RF IN的分量的振幅来调节漏极电压信号958的振幅，诸如以上文针对图2的漏极电压调制器252所解释的方式。以这种方式来调制晶体管放大器的漏极电压可以增加集成电路功率放大器900在输入信号RF IN的更大工作范围内的效率。
功率分离器930、变压器950、952、954和956、晶体管放大器组910和912及组合节点940可以被包围在集成电路封装970内。由于在公共集成电路封装内制造晶体管放大器，所以可以将其形成为相互非常接近，这能够允许在相对小的封装中形成多个晶体管放大器组和/或可以允许使用更多晶体管放大器组来增加其组合功率范围。此外，可以在制造期间保持对通过功率分离器930和组合节点940的传输路径的特性的密切控制，从而使其之间的任何输出相位差最小化和/或提供功率水平和/或工作频率内的增加的增益平坦度。
在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用的特定术语， 但这些术语仅在一般或描述的意义上使用，而不用于限制的目的，本发明的范围在下面的权利要求中被阐明。
权利要求
1.一种功率放大器电路，包括功率分离器，其被配置为将输入信号分离成多个分量输入信号；至少两组晶体管放大器，其均被并联地耦合至功率分离器以接收并放大分量输入信号中的不同的一些信号以生成已放大分量输出信号，其中，每组晶体管放大器的晶体管放大器被配置为在相互之间不同的输入信号功率水平下开启；组合器，其被配置为从所述至少两组晶体管放大器接收已放大分量输出信号并将其组合成输出信号；以及集成电路封装，其将功率分离器、所述至少两组晶体管放大器和组合器组合。
2.权利要求1的功率放大器电路，其中，所述至少两组晶体管放大器包括第一晶体管放大器，其被耦合到功率分离器以接收并放大分量输入信号中的第一个信号；第二晶体管放大器，其被耦合到功率分离器以接收并放大分量输入信号中的第二个信号，其中，所述第二晶体管放大器被配置为在与第一晶体管放大器不同的输入信号功率水平下开启；第三晶体管放大器，其被耦合到功率分离器以接收并放大分量输入信号中的第三个信号，其中，所述第三晶体管放大器被配置为在与第一晶体管放大器相同的输入信号功率水平下开启；以及第四晶体管放大器，其被耦合到功率分离器以接收并放大分量输入信号中的第四个信号，其中，所述第四晶体管放大器被配置为在与第二晶体管放大器相同的输入信号功率水平下开启。
3.权利要求1的功率放大器电路，还包括多个衬底管芯，其中，每个晶体管放大器在衬底管芯中的不同的一个管芯上；以及安装衬底，其具有被安装到功率分离器、每个衬底管芯和组合器的主表面，其中，所述集成电路封装还包围安装衬底。
4.权利要求1的功率放大器电路，还包括衬底，其中所述功率分离器、所述晶体管放大器和所述组合器在所述衬底上；从输入节点通过功率分离器至晶体管放大器组中的第一个放大器的传输路径是比从输入节点通过功率分离器至晶体管放大器组中的第二个放大器的传输路径长的定义距离； 以及从晶体管放大器组中的第二个放大器通过组合器至输出节点的传输路径是比从晶体管放大器组中的第一个放大器通过组合器至输出节点的传输路径长的所述定义距离。
5.权利要求1的功率放大器电路，其中每组晶体管放大器中的晶体管放大器之一被偏置为用于A/B类中的操作；以及每组晶体管放大器中的晶体管放大器中的另一个被偏置为用于C类中的操作。
6.权利要求1的功率放大器电路，其中，所述组合器包括多个螺旋传输线，每个螺旋传输线在近端处被耦合至晶体管放大器中的不同的一个放大器以沿着螺旋形路径将来自其的已放大分量输出信号传导至公共输出节点，该公共输出节点将每个传输线的远端耦合在一起。
7.权利要求6的功率放大器电路，其中，所述螺旋传输线均具有相同的路径长度。
8.权利要求6的功率放大器电路，其中，每个螺旋传输线的路径长度被定义为使晶体管放大器中的相应的一个放大器的输出端的阻抗水平与输出负载匹配。
9.权利要求8的功率放大器电路，其中，每个螺旋传输线的路径长度被定义为当螺旋传输线正在载送已放大分量输出信号中的相应的一个信号，包括输入信号的二次谐波频率分量时，使各个晶体管放大器中的相应的一个放大器的输出端处的阻抗水平与公共输出节点处的阻抗水平匹配。
10.权利要求6的功率放大器电路，其中螺旋传输线中的四个的螺旋部分被按照第一、第二、第三和第四连续顺序沿着一行布置；以及第一和第四螺旋传输线的路径长度比第二和第三螺旋传输线的路径长度长以补偿第一和第四螺旋传输线对第二和第三螺旋传输线的运算阻抗的电磁效应。
11.权利要求6的功率放大器电路，其中功率分离器包括将输入信号分离成两个分量输入信号的第一级双向分离器和均从第一级双向分离器接收两个分量输入信号中的一个并将其分离成四个分量输入信号的两个第二级双向分离器，所述四个分量输入信号均被耦合到两组晶体管放大器中的四个晶体管放大器中的不同的一个放大器；以及所述第一级双向分离器在具有第一介电常数的电介质材料上，所述螺旋传输线在具有比第一介电常数大的第二介电常数的另一电介质材料上，并且两个第二级双向分离器在具有比第二介电常数大的第三介电常数的电介质材料上。
12.权利要求1的功率放大器电路，其中每个晶体管放大器包括具有栅极端子、漏极端子和源极端子的场效应晶体管电路；以及每个晶体管放大器的漏极端子被耦合到相同的电压信号。
13.权利要求12的功率放大器电路，其中，导电线路将每个晶体管放大器的漏极端子耦合到集成电路封装的外部引脚。
14.权利要求12的功率放大器电路，还包括漏极电压调制器，该漏极电压调制器生成具有被响应于输入信号的分量的振幅来调制的振幅的电压信号，其中，每个 晶体管放大器的漏极端子被耦合以从漏极电压调制器接收电压信号。
15.权利要求14的功率放大器电路，还包括正交调幅器，该正交调幅器被配置为将通信信号与较高频率载波信号相乘以生成同相信号，并将载波信号相位延迟四分之一波长以生成被延迟载波信号，并将通信信号与被延迟载波信号相乘以生成异相信号，其中，所述功率分离器被耦合到正交调幅器以接收并分离异相信号；以及所述漏极电压调制器调制漏极端子的电压以跟踪同相信号的包络。
16.权利要求12的功率放大器电路，其中，所述漏极电压调制器响应于减小的输入信号振幅来减小漏极端子的电压，并响应于增加的输入信号振幅来增加漏极端子的电压。
17.—种功率放大器电路，包括功率分离器，其被配置为将输入信号分离成多个分量输入信号；至少两组峰值晶体管放大器和载波晶体管放大器，其均被并联地耦合到功率分离器以接收并放大分量输入信号中的不同的一些信号以生成已放大分量输出信号，其中，峰值晶体管放大器被配置为在分量输入信号达到使载波放大器饱和的阈值时开启；组合器，其被配置为从所述至少两组晶体管放大器接收已放大分量输出信号并将其组合成输出信号；以及集成电路封装，其将功率分离器、所述至少两组晶体管放大器和组合器组合。
18.权利要求17的功率放大器电路，其中每个峰值晶体管放大器通过四分之一波长变压器来接收分量输入信号；以及每个载波晶体管放大器通过四分之一波长变压器向组合器输出已放大分量输出信号。
19.权利要求17的功率放大器电路，其中所述载波晶体管放大器被偏置为用于A/B类中的操作；以及峰值晶体管放大器被偏置为用于C类中的操作。
20.权利要求17的功率放大器电路，还包括漏极电压调制器，该漏极电压调制器生成具有被响应于输入信号的分量的振幅来调制的振幅的电压信号，其中，峰值晶体管放大器和载波晶体管放大器中的每一个包括具有栅极端子、漏极端子和源极端子的场效应晶体管电路，并且所述漏极端子被耦合以从漏极电压调制器接收电压信号。
全文摘要
一种功率放大器电路(200)包括将输入信号(202)分离成多个分量输入信号(218a～d)的功率分离器(212、214、216)。至少两组晶体管放大器(220、230)均被并联地耦合到功率分离器(212、214、216)以接收并放大分量输入信号(218a～d)中的不同的一些信号以生成已放大分量输出信号。每组晶体管放大器(220、230)中的两个晶体管放大器被配置为在相互之间不同的输入信号功率水平下开启。组合器(240)被配置为从所述至少两组晶体管放大器(220、230)接收已放大分量输出信号并将其组合成输出信号(204)。集成电路封装(210)包围功率分离器(212、214、216)、所述至少两组晶体管放大器(220、230)和组合器(240)。
文档编号H03F1/02GK102187570SQ200980141110
公开日2011年9月14日 申请日期2009年8月17日 优先权日2008年8月19日
发明者R·S·彭格利 申请人:克里公司