含功率晶体管单元和横向晶体管的半导体器件及制造方法
【技术领域】
[0001]本公开涉及具有功率晶体管单元和横向晶体管的半导体器件及其制造方法。
【背景技术】
[0002]智能功率器件将微小区功率晶体管和例如控制电路或诊断电路的支持电路集成在同一半导体裸片中。微小区功率晶体管对在布置于半导体裸片的相对侧处的源极电极和漏极电极之间的垂直电流流动进行控制。支持电路通常是基于CMOS(互补型金属氧化物半导体)技术中的横向的低电压晶体管或高电压晶体管。
[0003]实施例的目的在于，提高集成了功率晶体管单元和横向晶体管的半导体器件的可靠性，并且降低这种器件的制造成本。
【发明内容】
[0004]该目的通过独立权利要求的主题来实现。从属权利要求涉及进一步的实施例。
[0005]根据一个实施例，一种制造半导体器件的方法包括:通过热氧化形成对第一沟槽和第二沟槽进行加衬的场氧化物层，该第一沟槽和第二沟槽从主表面延伸到半导体层中。在热氧化之后，在第一沟槽和第二沟槽中形成功率晶体管单元的沟槽栅极电极和场电极。形成保护盖，该保护盖包括氮化硅层并且覆盖包括第一沟槽和第二沟槽的单元区域。在利用保护盖覆盖单元区域的情况下在半导体层的支持区域中形成横向晶体管的平面栅极电极。
[0006]根据另一实施例，一种半导体器件包括从第一表面延伸到半导体本体中的端接沟槽结构，其中该端接沟槽结构包括场电极。有源沟槽结构从第一表面延伸到半导体本体中并且包括场电极和在场电极与第一表面之间的栅极电极，其中栅极电极与场电极电绝缘。功率晶体管单元的源极区形成在有源沟槽结构之间的半导体本体的台面部分中。半导体器件进一步包括横向晶体管，该横向晶体管包括第一导电类型的源极区/漏极区和平面栅极电极。横向晶体管的源极区/漏极区和功率晶体管单元的源极区具有相同的垂直扩展。
[0007]根据另一实施例，一种电子电路包括半导体器件。该半导体器件包括从第一表面延伸到半导体本体中的端接沟槽结构，其中该端接沟槽结构包括场电极。有源沟槽结构从第一表面延伸到半导体本体中并且包括场电极和在场电极与第一表面之间的栅极电极，其中栅极电极与场电极电绝缘。功率晶体管单元的源极区形成在有源沟槽结构之间的半导体本体的台面部分中。半导体器件进一步包括横向晶体管，该横向晶体管包括第一导电类型的源极区/漏极区和平面栅极电极。横向晶体管的源极区/漏极区和功率晶体管单元的源极区具有相同的垂直扩展。
[0008]本领域技术人员在阅读了下面的详细描述和查看了附图之后将认识到附加的特征和优势。
【附图说明】
[0009]附图被包括在内以提供对本发明的进一步理解，并且附图被并入在本说明书中并构成本说明书的一部分。附图图示本发明的实施例并且与描述一起用于说明本发明的原理。本发明的其它实施例和预期的优势将被容易地认识到，因为通过参考下面的详细描述它们变得更好被理解。
[0010]图1A是用于图示在形成功率晶体管单元的有源沟槽结构和端接沟槽结构之后的制造根据实施例的半导体器件的方法的半导体衬底部分的示意性横截面图。
[0011]图1B是在形成覆盖有源沟槽结构和端接沟槽结构的保护盖之后的图1A的半导体衬底部分的示意性横截面图。
[0012]图1C是在形成横向晶体管的平面栅极电极之后的图1B的半导体衬底部分的示意性横截面图。
[0013]图2A是用于图示在形成场氧化物层之后的制造根据实施例的半导体器件(包括通过LOCOS(半导体的局部氧化)工艺形成的绝缘体结构)的方法的半导体衬底部分的示意性横截面图。
[0014]图2B是在单元区域中形成功率晶体管单元的有源沟槽结构和端接沟槽结构之后的图2A的半导体衬底部分的横截面图。
[0015]图2C是在形成用于LOCOS形成的氧化掩膜之后的图2B的半导体衬底部分的示意性横截面图。
[0016]图2D是在LOCOS形成之后的图2C的半导体衬底部分的示意性横截面图。
[0017]图2E是在形成保护盖之后的图2D的半导体衬底部分的示意性横截面图。
[0018]图2F是在支持区域中形成横向晶体管的平面栅极电极之后的图2E的半导体衬底部分的示意性横截面图。
[0019]图2G是在形成功率晶体管单元的源极区和横向晶体管的源极区/漏极区之后的图2F的半导体衬底部分的示意性横截面图。
[0020]图3是根据另一实施例的半导体器件的一部分的示意性横截面图。
[0021]图4A是根据一个实施例的包括智能FET (场效应晶体管)的电子电路的不意性电路图。
[0022]图4B是根据另一实施例的包括半桥电路的电子电路的示意性电路图。
【具体实施方式】
[0023]在以下详细描述中，参考附图，附图形成其一部分，并且在附图中，通过图示的方式示出了可以实践本发明的特定实施例。应当理解，其他实施例可以被利用，并且可以在不脱离本发明的范围的情况下进行结构或逻辑的变化。例如，针对一个实施例图示或者描述的特征可以被使用在其他实施例上或者与其他实施例相结合地使用以获得进一步的实施例。本发明旨在包括这样的修改和变化。示例使用特定语言被描述，该语言不应当被解释为限制所附权利要求的范围。附图不一定成比例并且仅用于说明的目的。为了清楚起见，如果未另外说明，则相同的元件在不同附图中由对应的附图标记标示。
[0024]术语“具有”、“含有”、“包含”、“包括”等是开放式的，并且该术语指示所陈述的结构、元件或者特征的存在，但不排除附加的元件或者特征。冠词“一”、“一个”和“该”旨在包括单数和复数，除非上下文另外清楚地指出。
[0025]术语“电连接”描述电连接元件之间的永久低欧姆连接，例如，所考虑的元件之间的直接接触，或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括在电耦合元件之间可以提供适于信号传输的一个或多个中间元件，例如可控制为在第一状态下临时地提供低欧姆连接并且在第二状态下临时地提供高欧姆电去耦合的元件。
[0026]附图通过靠近掺杂类型“η”或“ρ”指示或者“ + ”来说明相对掺杂浓度。例如，“η ”意指比“η”掺杂区域的掺杂浓度更小的掺杂浓度，而“η+”掺杂区域具有比“η”掺杂区域更大的掺杂浓度。相对掺杂浓度相同的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。
[0027]图1A示出了包括或包含单晶半导体材料的半导体层10a的半导体衬底500a。半导体衬底500a可以是从中可获得多个相同半导体裸片的半导体晶片。作为示例，半导体层10a的单晶半导体材料可以是硅(Si)、碳化硅(SiC)、锗(Ge)、锗硅晶体(SiGe)、氮化镓(GaN)、砷化镓(GaAs)和任何其它六?而半导体。
[0028]半导体层10a可以是弱掺杂的。根据一个实施例，半导体层10a为弱η导电性的。半导体衬底500a可以包括其它半传导或绝缘结构，诸如掺杂层、掺杂柱或掩埋绝缘体结构。
[0029]与半导体层10a的主表面1la垂直的方向限定垂直方向，而与垂直方向正交的方向为水平方向。
[0030]在施加任何光刻工艺用于在支持区域620中的主表面1la之上对结构进行构图之前，可以沉积第一掩膜层并通过光刻进行构图以形成用于在单元区域610中限定功率晶体管单元TCP的第一掩膜。使用第一掩膜作为刻蚀掩膜，从主表面1la向半导体层10a中刻蚀第一沟槽191和第二沟槽192。
[0031]第一沟槽191和第二沟槽192的垂直扩展可以在从I μπι到10 μm的范围内，例如从3μπι到5μπι。沟槽191、192的水平宽度可以在从0.2 μm到2 μm的范围内，例如在从0.8 μ m到1.0 μ m的范围内。第一沟槽191和第二沟槽192是在与横截面平面正交的水平方向上延伸的带状沟槽或带状沟槽的部分。第一沟槽191和第二沟槽192可以具有相同的横截面面积。根据其它实施例，第二沟槽192可以比第一沟槽191更宽且更深。例如，第二沟槽192的宽度超过第一沟槽191的宽度至少5%。
[0032]第一沟槽191和第二沟槽192可以形成规则间隔开的带状沟槽的图案，其中最外的带状沟槽以及在最外的带状沟槽之间的中心的带状沟槽的端部形成第二沟槽192，并且其中中心的带状沟槽的中心部分形成第一沟槽191。
[0033]半导体衬底500a可以在含氧气氛中经受热处理，以在半导体层10a的露出的表面部分上形成牺牲氧化物。刻蚀工艺可以迅速地去除牺牲氧化物。形成牺牲氧化物并使牺牲氧化物凹陷这两者都使第一沟槽191和第二沟槽192的开口处的边缘圆化，使第一沟槽191和第二沟槽192的侧壁光滑，以及使在工艺中的稍后阶段形成的场氧化物和栅极电介质的质量得以提高。
[0034]半导体衬底500a在含氧环境中经受在约1150°C的另一热处理，其中在半导体层10a上生长厚的适形的场氧化物层。在场氧化物层240上沉积形成场电极165的第一填充材料以完全填充第一沟槽191和第二沟槽192。抛光工艺可以去除在主表面1la之上沉积在沟槽191、192外部的材料。在抛光工艺后，第一填充材料填充第一沟槽191和第二沟槽192并且被完全从第一沟槽191和第二沟槽192外部去除。
[0035]可以沉积第二掩膜层并通过光刻进行构图以形成第二掩膜，该第二掩膜覆盖主表面1la的包括第二沟槽192的第一区域并且露出包括第一沟槽191的第二区域。第一沟槽191中的第一填充材料的选择性凹陷使用第二掩膜作为刻蚀掩膜。该凹陷在平坦拓扑结构上是有效的并且可以被精确控制。相比之下，如果在使第一填充材料凹陷之前已经形成包括平面栅极结构的支持电路，则在支持区域620中所得的拓扑结构与抛光工艺冲突。结果，第一填充材料的