专利名称：能够选择最佳压控振荡器的接收机的制作方法
技术领域：
本发明与接收机有关，特别是与将经天线输入的信号下变频随后解调该变频信号的接收机有关。
传统上在某些场合下，接收机将从外界输入的信号S下变频成具有中频频带(以后称为IF频带)的信号。将输入信号S(频率为fs)与本地振荡输出Vo(频率为fo)在接收机内的混频器中混合即可实现下变频。
本地振荡输出Vo传统上是由具有
图11所示电路结构的压控振荡器(以后称为VCO)产生。图11的VCO由分立元件构成，包括了表面声波(SAW)谐振器111、变容二极管112和其它元件。请注意，图11还示出了SAW谐振器111的等效电路。变容二极管112与SAW谐振器111并联。随着变容二极管电容的调整以及将预定的控制电压Vc加于VCO、VCO产生具有可变频率的本振输出Vo。
SAW谐振器111价格昂贵且体积较大，而且它的外围电路是由分立元件构成。因而难以减小体积以构成价廉的VCO，而且还要求知道如何安装这些元件。对于这种背景，已引起要将VCO结构在集成电路上。图12示出了结构在集成电路上的VCO。与图11的VCO相比，图12的VCO不同之处在于它采用集成电路形式且LC振荡器121替代了SAW谐振器111。
假设在某种情况下大量制造了包括图12的VCO的IC(集成电路)。对于每个VCO，测量了本振输出Vo的频率fo对于控制电压Vc的特性(以后称为fo对Vc特性)。fo对Vc特性曲线具有线性区和饱和区。另外，fo对Vc特性曲线具有恒定的偏差离散地偏离VCO的设计目标(参见图13双箭头所示)。这种离散以下称为制造离散性。由于这个制造离散性，在某些情况下fo对Vc特性曲线处于接收频带B之内。其结果是接收机不能正确地下变频输入信号S。因而理想情况是在某种条件下每个制造的VCO不具有制造离散性，但实现是困难的。接收频带B是包括VCO的接收机必须接收的频带，也是上述信号S发送出去所具有的频带。
由于这一原因，考虑了下面的方法。将具有不同fo对Vc特性曲线的多个VCO互相集成在IC中。当加上相同电平的控制电压Vc，多个VCO产生具有不同频率fo的本振输出Vo。一个VCO控制部分被置于每个这种VCO的外围。VCO控制部分必须从多个VCO中选择一个VCO，其fo对Vc特性曲线要可靠地复盖接收频带B。另外，这一选择过程最好以高速实现。
因而，本发明的一个目的是要提供一种以高速选择适当VCO的接收机。这一目的可用下述方面达到。另外，如下所述每一方面均有独特的技术效果。
本发明的第一方面是针对将经天线输入的信号进行下变频并随后解调该变频信号的接收机，包括多个压控振荡器(以下称作VCO)，每个VCO供给相同的控制电压并根据该控制电压产生具有不同频率的本地振荡输出；PLL电路，根据从每个所述VCO反馈的本振输出和具有基准频率的基准信号产生所述的控制电压；混频器，将经所述天线输入的信号频率与来自每个所述VCO的本振输出混频，并进行所述下变频；以及VCO控制部分，在预先执行的测试模式中测试每个所述VCO，并在接收经所述天线输入的信号接收模式中控制对所述VCO的切换；在所述测试模式下，所述VCO控制部分在顺序切换和激活所述VCO时检测所述PLL电路是否用来自每个所述VCO的本振输出锁定，并根据所述检测结果确定一个合适的VCO；在所述接收模式下，所述VCO控制部分选择性地激活在所述测试模式下确定的VCO，并将该VCO的本振输出提供给所述混频器。
在第一方面中，测试模式下所选的合适的VCO用于接收模式。在该测试模式下、VCO控制部分顺序切换和激活VCO以根据有关PLL电路是否利用来自每个VCO的本振输出锁定的检测结果确定一最佳VCO。因而，在接收模式中，混频器使用PLL电路可靠锁定的VCO的本振输出进行下变频。这就允许接收机按照第一方面选择一个合适的VCO用作上述下变频。
按照第二个方面，在第一方面中所述VCO控制部分将所述检测结果作为模式数据保持在第一表中，参照其中写入有对每个采用的模式适合的VCO的第二表并确定与第一表中保持的模式数据相对应的合适的VCO。
在第二方面中，VCO控制部分参照第二表确定与存储在第一表中的模式数据相对应的最佳VCO。先前写入到第二表中的是采用的模式和它们相应的最佳VCO。这使得接收机能按照第二方面选择与检测结果对应的最佳VCO。
按照第三个方面，第一方面中的所述第二表是根据所述VCO的制造离散性而构成的。
按照第三方面，基于上述制造离散性而构成第二表。这使得接收机能按照第三方面选择最佳VCO而与VCO的制造离散性无关。
按照第四个方面，在第一方面中所述PLL电路包括了一个可编程分压器，用于利用由所述VCO控制部分设定的预定分压比对所述反馈的本振的输出分压，并根据可编程分压器分压所得的本振输出和基准信号产生控制电压；以及在所述测试模式中，所述VCO控制部分设定一基准分压比，每个VCO用该分压比能产生频率处于频带内的本振输出，此频带内包括了按照所述预定分压比的所述输入信号。
按照第四方面，由于上述基准分压比设定在可编程分压器中，可以按照输入信号使PLL电路锁定。
按照第五个方面，第四方面中的所述分压比是每个VCO可以用它来产生具有所述频带中心频率的本振输出的一种分压比。
在第五方面中，从上可知很明显，基准分压比根据上述频带中心频率设定(即平均值)，因而PLL电路能高速锁定。这使接收机能以最短的时间执行测试模式。
按照第六个方面，在第一方面中所述VCO控制部分存储了上次测试模式中确定的VCO的信息；且当再次执行测试模式时，所述VCO控制部分首先测试所述存储的VCO信息并在所述PLL电路与来自VCO的本振输出锁定时再次确定该VCO是最佳VCO。
按照第六方面，当在再次执行测试模式时又一次确定第一次测试的VCO是最佳VCO时，VCO控制部分便向接收模式过渡。这可以减少从测试模式向接收模式过渡的时间。
按照第七个方面，第一方面中所述PLL电路和每个所述VCO被集成在同一电路中。
按照第七方面，上述电路的集成可以减少接收机的大小和成本。另外，与使用分立元件不同，对于制造接收机不必要求知道如何安装那些元件。
第八个方面是针对把经天线输入的信号进行下变频并随后解调该变频信号，包括多个压控振荡器(以后称为VCO)，每个VCO被供有公共的控制电压并根据该控制电压产生具有不同频率的本地振荡输出；PLL电路，根据从每个所述VCO反馈的本振输出和具有基准频率的基准信号产生所述控制信号；混频器，将经所述天线的输入信号频率与来自每个所述VCO的本振输出混频，并进行所述下变频；以及VCO控制部分，在预先执行的测试模式中测试每个所述VCO，并在接收经所述天线输入信号的接收模式中控制对所述VCO的切换；在所述测试模式下，所述VCO控制部分在顺序切换和激活所述VCO时检测所述PLL电路是否与来自每个所述VCO的本振输出锁定，并且当由PLL电路生成的控制电压值处于预定的范围内时，确定供有该控制电压的一个VCO为合适的VCO；在所述接收模式下，所述VCO控制部分选择性地激活在测试模式下确定的VCO，并将该VCO的本振输出提供给所述混频器。
在第八方面中，测试模式下所选的最佳VCO用于接收模式。在该测试模式下，VCO控制部分顺序切换和激活VCO以根据有关PLL电路是否与来自每个VCO的本振输出锁定并根据使用该本振输出PLL产生的控制电压是否处于预定的范围的检测结果确定一最佳VCO。这就使得按照第八方面的接收机比按照第一方面的接收机以更高的速度执行测试模式并向接收模式过渡。另一方面，在接收模式中，混频器使用了PLL电路可靠锁定的VCO的本振输出进行下变频。这就允许按照第八方面的接收机可从多个VCO中选择合适的VCO用于上述下变频。
按照第九个方面，在第八方面中的所述预定范围仅包括一个控制电压值，当每个VCO产生具有相同频率的本振输出时才提供该控制电压。
在第九方面中，根据上述预定范围控制部分确定一个最佳VCO，且只有该最佳VCO能被选中。
按照第十个方面，在第八方面中所述PLL电路包括了一个可编程分压器，用于利用由所述VCO控制部分设定的预定分压比对所述反馈的本振输出分压，并根据可编程分压器分压所得的本振输出和基准信号产生控制电压；以及在所述测试模式中，所述VCO控制部分设定一基准分压比，每个VCO用该分压比能产生频率处于频带内的本振输出，此频带内包括了按照所述预定分压比的所述输入信号。
按照第十一个方面，在第十方面中所述基准分压比是每个VCO可以用它来产生具有所述频带中心频率的本振输出的一种分压比。
按照第十二个方面，在第八方面中所述VCO控制部分存储了上次执行的测试模式中先前确定的VCO信息；以及当再次执行测试模式时，所述VCO控制部分首先测试所述存储的VCO信息并在所述PLL电路利用来自VCO的本振输出锁定时再次确定该VCO是最佳VCO。
按照第十三个方面，第八方面中所述PLL电路和每个所述VCO被集成在同一电路中。
从下述结合附图对本发明的详细描述中，本发明的这些或其它目的、特性、方面和优点将变得更明显。
附图简述图1所示是按照本发明第一到第四实施例的接收机框图结构；图2示出了VCO11，到VCO13的频率fo对控制电压Vc特性曲线；图3的流程图示出了第一实施例的测试模式过程；图4示出了第一表TAS和第二表TAR；图5a、5a’、5b、5b’、5C和5C’是用来描述VCO11到VCO13的fo对Vc特性与第一和第二表TAS和TAR之间关系的图；图6示出了第二实施例的测试过程流程图；图7a和7b是用于描述第二实施例中VCA和VCB的图。
图8流程图示出了第三实施例的测试模式过程；图9是用于描述存储在第三实施例存储器32中的nOPT的图；图10流程图示出了第四实施例的测试模式过程图；图11示出了包括SAW谐振器的传统VCO结构示例；
图12示出了包括LC谐振器的另一个传统VCO结构的示例；图13示出了图12的VCO的fo对Vc特性曲线。
较佳实施例的描述图1的框图示出了根据本发明的第一到第四实施例的接收机结构。图1中，接收机包括了多个(图1中为3个)要被控制的VCO(VCO11到VCO13)、锁相环(PLL)电路2，微型计算机3、VCO切换电路4、缓冲放大器5、天线6、射频放大器7和混频器8。VCO11到VCO13、PLL2、VCO切换电路4、缓冲放大器5、射频放大器7和混频器8最好能集成在一个集成电路中。
PLL电路2包括可编程分压器21、基准频率振荡器22、相位比较器23、锁相检测器24和低通滤波器(LPF)25。微型计算机3包括接收控制部分31、存储器32和A/D转换部分33。微型计算机3和VCO切换装置4构成3权利要求书中所述的VCO控制部分。
参考图2，下面描述VCO11到VCO13的上述fo对Vc特性曲线。图2的图中，横轴表示本振输出的频率fo，而纵轴表示控制电压Vc。
接收频带B是接收机的接收频带，且也是把从外界向接收机发射的信号S包括在内的频带。更具体地说，例如当信号S位于L波段(1.45到1.49[GHz])时，接收频带B大约处于1.45到1.49[GHz]中。中心频率FVC是接收频带B的中心频率。最小频率FVMIN是接收频带B的最小频率，而最大频率FVMAX是它的最大频率。在这种情况下，VCO11到VCO13是按下述设计目标设计的。
设计VCO11使得从PLL电路2加上控制电压VCC时产生具有中心频率FVC的本振输出。VCO12也设计得在分别加上控制电压VC1和VC2时产生具有最小频率FVMIN和最大频率FVMAX的本振输出Vo2。另外，考虑到制造离散性，VCO12通常设计得使它的本振频带大约不小于接收频带B的二倍宽度。VCO12的振荡频带最好处于FVC-B到FVC+B之中。设计VCO12使得加上控制电压VC1或VC2时分别产生具有中心频率为FVC-B或FVC+B的本振输出VC2。因而VCO12的fo对Vc特性成为如图2所示的单点划线。fo对Vc特性曲线形状在VCO12的振荡频带内是线性的，然而在频带外是非线性的(或处于饱和区)。
VCO11和VCO12的设计参照了VCO12的fo对Vc特性。具体说，如图2所示，当上述信号S具有L波段(如上所述)时，设计VCO11和VCO12使得与VCO12的fo对Vc特性相比，fo对Vc特性分别向低频端和高频端约平移B/2。VCO11，和VCO13的fo对Vo特性曲线分别如图2中的点线和双点划线所示。这些fo对Vc的每一特性曲线也有线性区和饱和区。VCO11和VCO13设计如上所述。
参考图2，可见当控制电压VC在VCMIN＜VO＜VCMAX范围内为常数时，VCO11到VCO13的每一个分别以不同的频率fVO1到fVO3振荡。
由于制造离散性，fo对Vc特性曲线可以相对于上述设计目标整体上按箭头方向A和B平移。
另外，为每个VCO提供一个VCO号。该VCO号是为了识别每个VCO而事先唯一地提供给多个VCO中的每一个。在本描述中，VCO11到VCO13分别提供了VCO号“1”到“3”。
图3流程图示出了按照第一实施例由接收机执行测试模式的过程。实现这一过程的程序先前已存储在微型计算机3的ROM(未示出)和类似存储器中。注意流程6、8和10(将如以后所述)分别示出了按照第二、第三和第四实施例的测试模式过程，而实现该过程的程序也预先存储在ROM及类似存储器中。
下面描述基于图1到图3的第一实施例的接收机的操作。注意按照第一到第三实施例的接收机不使用A/D转换器33。
接收控制部分31在接收机加电后立即开始测试模式，然后，将VCO号“n”设为初始号“1”(步骤S301)并选择VCO11作测试。
接收控制部分31随后发出信号Sel(步骤S302)通知VCO切换电路4选中VCO1。信号Sel具有三种类型Sel1、Sel2和Sel3，分别为通知选择VCO11、VCO12和VCO13的信号。目前，Sel1被发出。
根据输入Sel的类型，VCO切换电路4识别选中的VCO1(步骤S303)，并输出信号VB用于激活对VCO1的测试(步骤S304、S311或S313)。信号VB也具有三种类型VB1、VB2和VB3，分别用于激活VCO11、VCO12和VCO13。这时VCO切换电路4识别VCO11已被选中，因而发出VB1(步骤S304)。其结果是，此时VCO11被激活(步骤S305)，而VCO12和VCO13未被激活。
接收控制部分31在步骤S302发出Sel，并随后在VCO1之一被激活后(步骤S306)发出信号Ntyp以设定可编程分压器21的分压比。考虑到PLL电路2能高速锁定，Ntyp是较佳地用于设定分压比的信号，用该分压比VCO11到VCO13可以分别生成具有中心频率FVC的本振输出VO1到VO3。请注意Ntyp并不限于上述情况，它也可以是这样设定分压比的信号，VCO11到VCO13用该分压比分别产生本振输出VO1到VO3，具有位于FVMIN到FVMAX范围内的任何频率。
当Ntyp在可编程分压器21中被设定且任何一个VCO1开始工作时PLL电路2开始被激活。
具体说，输入可编程分压器21的是由当前活动VCO1产生的本振输出VO。可编程分压器21按分压比Ntyp将输入的本振输出VO分压。基准频率生成器22输出具有预定基准频率FREF的基准信号RS。经分压的本振输出VO和基准信号RS两者都被输入到相位比较器23和锁相检测器24。相位比较器23比较输入的本振输出VO与基准信号RS间的相位，并将所得结果输出到LPF25。根据输入的结果，LPF25通过低通滤波生成指示本振输出VO和基准信号RS之间瞬时相位差的信号作为直流控制信号VC，并输出到活动VCO1。PLL电路2由控制信号VC控制VCO1的振荡频率fVO，故振荡频率fvo匹配频率fREF。这种跟踪这里称之为“PLL电路锁定”。对于这一锁定，VC必须满足条件式VCMIN＜VC＜VCMAX(1)。在跟踪过程中，由活动VCO11产生的本振输出VO被反馈到可编程分压器2。
锁相检测器24还比较输入的本振输出VO与信号RS间的相位。所得结果具有的电压电平与控制电压VC相关。锁相检测器24确定该结果的电压电平是否满足上述条件式(1)，并产生信号L通知接收控制部分L关于该确定结果。信号L有两种类型。当电压电平满足条件式(1)，锁相检测器24生成信号L1，指示PLL电路锁定，并输出到接收控制部分31。另一方面，当电压电平不满足条件式(1)，锁相检测器24生成信号L2，指示PLL电路2未锁定，并输出到接收控制部分31。
上述信号L输入后，接收控制部分31确定PLL电路2是否根据信号L的类型使用活动VCO1生成的振荡频率已锁定(步骤S307)，并将确定结果作为状态写入图4所示的第一表TAS中。图4的第一表TAS预先已提供在存储器32中。第一表构成使每个VCO1写入一个状态。例如，当VCO11选中而PLL电路锁定，“1”被写入到第一表TAS的适当字段中。另一方面，若PLL电路未锁定，“0”写入该字段。
随后，接收控制部分31确定是否n=nMAX(步骤S309)，这里nMAX是VCO号“n”的最大值，在第一实施例中“3”。当n≠nMAX，接收控制部分31确定还有要测试的一个或多个VCO1存在，过程进到步骤S310。另一方面，当n=nMAX，接收控制部分31确定没有要测试的VCO1存在，过程进到步骤S315。
由于这时n=“1”，接收控制部分31更新“n”为“n+1”(步骤S311)，并选择给有下一VCO号“2”的VCO1中的VCO12。这种情况下，顺序执行图3中步骤S302→S303→S311→S312。在这一过程中，输入Sel2和VB2(步骤S302和S311)，其结果只有VCO12被激活(步骤S312)。接收控制部分31随后执行步骤S306到S308以把VCO12的状态写入第一表TAS(步骤S308)。
其次，由于这时n=2，接收控制部分31更新“n”成“n+1”(步骤S311)，并随后顺序执行步骤S302→S303→S313→S314。在这过程中，输出Sel3和VB3(步骤S302和S313)，其结果只有VCO13被激活(步骤S314)。接收控制部分31随后执行步骤S306到S308以把VCO13的状态写入第一表TAS中(步骤S308)。
接收控制部分31接着执行步骤S309。由于此时n=nMAX(=3)，过程进到步骤S315。如上所述，接收控制部分31在可编程分压器21中设定上述预定的分压比Ntyp，并按VCO11到VCO13的顺序确定PLL电路是否锁定。基于该确定结果，接收控制部分31随即将VCO11到VCO13的状态写入第一表TAS。其结果，在第一表TAS中建立了三个数字的二进制信息(0或1)。二进制信息的模式，即模式数据，是“1,1,1”,“1,1,0”或“0,1,1”中的任何一个，如下所述。注意，模式数据从左边值开始顺次表示了VCO11、VCO12和VCO13的状态。
此外，如图4所示的第二表TAR预先提供给了存储器32。每种模式和对每种情况下的最佳VCO1的组合预先写入到第二表TAR中。有三种情况模式“1,1,1”为情况1；“1,1,0”为情况2以及“0,1,1”为情况3。
注意，不存在其它模式，因为考虑到VCO11,VCO12和VCO13的制造离散性，三个fO对VC特性曲线只是在预定的区域内向频率区的高端或频率区的低端平移(平移程度为FVC的几个百分点)(见图2)。因此，例如对VCO11、VCO12和VCO13,fO对VC特性曲线中任何二个的饱和区不会同时落入接收频带B中。因而不必考虑其它模式，例如0,0,1等。
还有，先前写入到第二表TAR中的是对于每种模式下由接收机对来自外界的信号S下变频所用的最佳VCO1。亦即是情况1的模式，VCO12是最佳VCO1。当取得如情况1的模式数据时，PLL电路2使用了所有VCO1产生的本振输出来锁定。如图5a所示，每个VCO1的fO对VC特性曲线被用作设计目标。在这种情况下，参见图5a’，可见VCO12的fO对VC特性曲线最可靠地复盖了接收频带B，且因而VCO12就是最佳VCO1(参见图5a’中打点的行)。
第二种情况下，VCO13是最佳VCO1。当取得如情况2的模式数据时，PLL电路2使用VCO12或VCO13生成的本振输出来锁定。这时与图5a所示情况比较，由于制造离散性，fO对VC特性曲线整体上向频率低端平移了频率B，如图5b所示。这种情况下，VCO13的fO对VC特性曲线的线性区最可靠地复盖了接收频带B，且因而VCO13就是最佳VCO1(参见图5b’中的打点行)。
进一步，在情况3中，VCO11是最佳VCO1。当取得如情况3的模式数据时，PLL电路2利用VCO11或VCO12中生成的本振输出而锁定。此时，与图5a所示情况相比，fO对VC特性曲线整体上向频率高端平移频率B，如图5c所示。在这种情况下，VCO11的fO对VC特性曲线的线性区最可靠地复盖了接收频带B，且因而VCO11就是最佳VCO1(参见图5c’中的打点的行)。
接收控制部分31在步骤S3O9中确定n-nMAX，且随后参照第二表TAR确定了最佳VCO1(步骤S315)。在第一表TAS(参见图4)建立的模式数据匹配第二表TAR中情况1到情况3的任何一个模式。接收控制部分31检索与建立的模式数据匹配的情况和对于该情况的最佳VCO1。
接着更具体地描述步骤S315中接收控制部分31的操作。当所建立的模式数据与情况1匹配时，接收控制部分31确定VCO12就是最佳VCO1(参见图5a’的打点行)。当所建立的模式数据匹配情况2时，接收控制部分31确定VCO13是最佳VCO1(参见图5b’的打点行)。当所建立的模式数据匹配情况3时，接收控制部分确定VCO11是最佳VCO1(参见图5c’的打点行)。
接收控制部分31接着发出SelopT(步骤S316)通知VCO切换电路4关于在步骤S315中确定的最佳VCO。SelopT有三种类型。VCO切换电路4确定输入的SelopT的类型以识别最佳VCO1(步骤S317)。为了激活最佳VCO1，如上所述VCO切换电路4随即输出VB1、VB2或VB3(步骤S304,S311或S313)。结果，VCO11、VCO12和VCO13中所确定的VCO1被激活(步骤S305、S312或S314)。接收控制部分31于是结束测试模式。
当上述测试模式结束时，接收机开始接收模式。在接收模式中，从外界发射的预定信号S(频率为fS)输入到天线，输入信号S由射频放大器7放大。经放大的信号S输入到混频器6。在测试模式下确定的来自最佳VCO1的本振输出Vo(频率为fvo)也输入到混频器6。混频器6用本振输出下变频输入信号S，在接收模式下，PLL电路2还用按上述方式生成的控制信号Vc控制所确定的VCO1的振荡频率fvc，故被反馈并随后由可编程分压器21分压的振荡频率fvo与频率fREF匹配。
如上所述，按照第一实施例的接收机，接收控制部分31在步骤S307确定PLL电路2是否对每个VCO1锁定。在步骤S308，接收控制部分31将确定结果作为状态写入第一表TAS(参见图4)。接收控制部分随后参照第二表TAR和第一表TAS在步骤S315中确定最佳VCO1。
接着描述按照本发明第二实施例的接收机。接收机的结构示于图1，这里略去了对它的描述。
图6所示是按照第二实施例要由接收机执行的测试模式过程的流程图。注意，图6流程图包括的某些步骤与图3流程图中的一些步骤相同。因而，相应的步骤给以与图3中相同的步骤号，并略去对它们的说明。下面根据图1和图6描述接收机的操作。
图6中，步骤S611之前的过程与图3中直到步骤S307的过程相同。在步骤S307结束处，接收控制部分31确定PLL电路2是否利用活动VCO1中产生的本振输出而锁定(步骤S307)。
当确定PLL电路2未锁定(步骤S601)，接收控制部分31确定该活动VCO1不可能是最佳VCO1，并更新“n”为“n+1”(步骤S301)，选择提供的下一个VCO号，过程进到步骤S302。
另一方面，当确定PLL电路2已锁定(步骤S601)，接收控制部分31激活A/D转换器33。其结果，从LPF25输出的控制电压Vc被输入到A/D转换器33。A/D转换器33对控制电压Vc进行A/D转换，对控制电压Vc测量并数字化，并随后将结果发送到接收控制部分31。
接收控制部分31接着确定输入的控制电压Vc的值是否满足条件式VCA＜VC＜VCB(2)(步骤S603)。现在参考图7a和7b说明条件式(2)中的VCA和VCB。如上所述，当在可编程分压器21中设定Ntyp时，每个VCO1产生具有振荡频率FVC的本振输出VO。然而，这时加到VCOS1的控制电压互相不同VCC加于VCO12，VC2加于VCO11而VC1加于VCO13。VCA＜VC＜VCB复盖的范围小于PLL电路2可靠锁定的范围VCMIN＜VC＜VCMAX，且该范围不包括VCO1的多个控制电压Vc，如图7a所示。亦即在图7a中，VCA＜VC＜VCB用打点的区域表示，且只是VCO12的电压Vc包括在该区域中。因而确定了VCA和VCB。另外确定VCA和VCB时也要考虑VCO的制造离散性。
当在步骤S603中上述值不满足条件式(2)时，接收控制部分31确定该活动VCO1不是最佳VCO，更新“n”为“n+1”(步骤S310)，且为了确定具有下一个VCO号的VCO1是否是最佳VCO，处理过程接着进到S320。
另一方面，当上述值满足条件式(2)时，接收控制部分31在步骤S603中确定该活动VCO1就是最佳VCO1(步骤S604)。
图6中，S604后的过程与图3中从步骤S316及其后的过程相同。
按照上述测试模式，当每个VCO1具有作为设计目标的fo对Vc特性时，从图7a很明显VCO12被选为最佳VCO1。然而，与图7a相比，当VCO1的fo对Vc特性由于制造离散性整体地向频率低端平移时(参见图7b)，同样情况下VCO13被选为最佳VCO1。注意，当VCO1向高频端平移时，从上述说明清楚得知在同样情况下VCO11被选为最佳VCO1，这里略去对其特殊说明。
如上所述，按照第二实施例的接收机，正如在第一实施例那样，要确定最佳VCO1。按照第一实施例的接收机确定PLL电路2是否对所有VCO1锁定。然而，第二实施例的接收机依次确定PLL电路是否对每个VCO1锁定，一当确定最佳VCO1，混频器8可以立即用所确定的最佳VCO1对信号S进行下变频。这能加速测试模式。
接着描述按照本发明第三实施例的接收机的操作。接收机结构如图1所示，且这里省略对其描述。
图8所示流程图表示按照第三实施例要由接收机执行的测试模式过程。注意到流程图8包括一些步骤与图3流程图中的一些步骤相同。因此，对相应的步骤给以与图3相同的步骤号，并省略对它们的说明。下面将基于图1和图8描述接收机的操作。
图8的步骤S315与图3的步骤S315相同。亦即，接收控制部分31在步骤S309中确定n=nMAX，并参照第一表TAS和第二表TAR随即确定最佳VCO1(步骤S315)。接收控制部分31接着发出SelOPT以通知VCO切换电路4关于在步骤S315中选中的最佳VCO1，并将该最佳VCO1的VCO号以“nopT”写入先前提供在存储器32中的字段101中(参见图9)(步骤S86)。写入该字段101的是“1”、“2”或“3”。
此后，接收机依次执行步骤S317→S304→S305，步骤S317→S311→S312或步骤S317→S313→S314，以及随后步骤S84。在步骤S84，接收控制部分31确定PLL电路2是否与步骤S307中活动的最佳VCO1锁定。注意，当接收控制部分31在确定最佳VCO1后立即执行S84时，例如当依次执行步骤S315→S86→S317→S304→S305时，PLL电路2势必锁定了，因而接收控制部分31结束测试模式。接收机接着开始接收模式。此后，接收机按要求而断电。
接收机可按要求而再次加电。接收控制部分31在加电后立即开始测试模式，首先从存储器32中的字段101取出上次确定的最佳VCO1的VCO号“nopT”并将初始VCO号“n”设定为“nopT”(步骤S81)。接收控制部分31接着发出SelopT(步骤S82)以通知VCO切换电路4关于在步骤S81中前面的最佳VCO1。接收控制部分31随后发出Ntyp(步骤S82)以设定可编程分压器21的分压比。
其后，接收机按照存储在字段101中的“nopT”值依次执行步骤S317→S304→S305，步骤S317→S311→S312或步骤S317→S313→S314，并且接收控制部分31随后确定PLL电路2是否与前面活动的最佳VCO1锁定(步骤S84)。与上述情况不同，当前面的最佳VCO1被激活时不能肯定PLL电路2是否可靠地锁定，因为其电路值可能因IC的缓慢变化而改变其初始值。这就是为什么需要步骤S84。当PLL电路2在步骤S84锁定时接收控制部分31结束测试模式。
如上所述，按照第三实施例的接收机，如在第一实施例那样，要确定一最佳VCO1。另外，在对接收机再次加电时，当PLL电路2与前面的活动VCO1锁定时，接收控制部分继续使用这一VCO1。这样1与第一实施例不同，在某些情况下，第三实施例的接收机不必执行诸如将状态写入第一表TAS并通过比较第一表TAS和第二表TAR而确定最佳VCO1。与第一实施例相比，这使得接收机加电和接收模式之间的时间得以缩短。
当PLL电路2未锁定时，接收控制部分31在步骤S84开始如第一实施例那样相同的测试模式。然而，这时它不需要用存储在字段101中相应于“nOPT”的号码再去激活VCO1并确定PLL电路是否锁定。因此，这次接收控制部分31执行步骤S85且不用上述VCO号“nOPT”去激活VCO1。这就加速了测试模式，接着描述按照本发明第四实施例的接收机。接收机的结构如图1所示且省略对其描述。
图10流程图示出了按照第四实施例要由接收机执行的测试模式的过程。注意，图10流程图包括了一些步骤与图6和图8流程图中的一些步骤相同。因此，相应的步骤给予与图6和图8中相同的步骤号，且简化对它们的说明。下面将基于图1和图10描述接收机的操作。
图10的步骤S604与图6的步骤S604相同。亦即，当从A/D转换器33取得的控制电压Vc的测量结果满足上述条件式(2)时，接收控制部分31确定活动的VCO1就是最佳VCO1(步骤S604)。接收控制部分31随即将“nOPT”写入存储器32的字段101中(参见图9)(步骤S86)。此后，接收机按照所选的VCO1依次执行步骤S317→S304→S305，步骤S317→S311→S312或步骤S317→S313→S314。
如在第三实施例中那样，接收控制部分31接着检查以确定PLL电路2是否与所确定的最佳活动VCO1锁定(步骤S84)，并结束测试模式。接收机随即开始接收模式。此后，接收机按要求断电。
接收机按要求再次加电。接收控制部分31在加电后立即执行步骤S81到S83，如在第三实施例那样。此后，接收机按照存储在字段101中的“nOPT”值依次执行步骤S317→S304→S305，步骤S317→S311→S312或步骤S317→S313→S314。接收控制部分31随后如象第三实施例那样执行步骤S84，且当确定PLL电路2锁定时，决定继续使用前面的最佳VCO用于下变频。
如上所述，按照第四实施例的接收机，如在第二实施例中那样，以高速确定最佳VCO1，且进一步以与第三实施例相同的方式减少了接收机加电到接收模式之间的时间。
在步骤S84，接收控制部分31在PLL电路未锁定时开始了如第二实施例中那样的相同测试模式，与第三实施例中相同的步骤S85使得测试模式能加快。
虽然已详细描述了本发明，前面描述在各方面看均是解释性的而非限制性的。应理解可以构思出许多其它的修改和变换而不脱离本发明的范围。
权利要求
1．一种将经天线输入的信号进行下变频并随后解调该变频信号的接收机，包括多个压控振荡器(以下称之为VCO)(1)，为每个VCO提供了相同的控制电压并根据该控制电压产生具有不同频率的本振输出；PLL电路(2)，根据从每个所述VCO(1)反馈的本振输出和具有基准频率的基准信号产生所述控制电压；混频器(8)，将经所述天线输入的信号频率与来自每个所述VCO(1)的本振输出混频，并进行所述下变频；以及VCO控制部分(3,4)，在预先执行的测试模式中测试每个所述VCO(1)，并在接收经所述天线输入的信号的接收模式中控制对所述VCO(1)的切换；在所述测试模式下，所述VCO控制部分(3,4)在顺序切换和激活所述VCO(1)时检测所述PLL电路(2)是否利用来自每个所述VCO(1)的本振输出锁定，并根据检测结果确定一个合适的VCO(1)；在所述接收模式下，所述VCO控制部分(3,4)选择性地激活在所述测试模式下确定的VCO(1)，并将该VCO(1)的本振输出提供给所述混频器(8)。
2．如权利要求1所述的接收机，其特征在于所述VCO控制部分(3,4)将所述检测结果作为模式数据保持在第一表(TAS)中，参照其中写入有对每个先前采用的模式合适的VCO(1)的第二表(TRA)，并确定与所述第一表(TAS)中保持的模式数据相对应的合适的VCO(1)。
3．如权利要求1所述的接收机，其特征在于所述第二表(TAR)是根据所述VCO(1)的制造离散性而构成的。
4．如权利要求1所述的接收机，其特征在于所述PLL电路(2)包括了一个可编程分压器(21)，用于按照由所述VCO控制部分(3,4)设定的预定分压比对所反馈的本振输出分压，并根据可编程分压器(21)分压所得的本振输出和所述基准信号产生控制电压；以及在所述测试模式中，所述VCO控制部分(3,4)设定一基准分压比，每个VCO(1)用该分压比能产生频率处于频带内的本振输出，此频带内包括了按照所述预定分压比的所述输入信号。
5．如权利要求4所述的接收机，其特征在于所述基准分压比是每个VCO(1)可以用它来产生具有所述频带中心频率的本振输出的一种分压比。
6．如权利要求1所述的接收机，其特征在于所述VCO控制部分(3,4)存储了上次测试模式中先前确定的VCO(1)的信息；且当再次执行测试模式时，所述VCO控制部分(3,4)首先测试所述存储的VCO(1)的信息并在所述PLL电路(2)与来自VCO(1)的本振输出锁定时再次确定该VCO(1)是最佳VCO(1)。
7．如权利要求1所述的接收机，其特征在于所述PLL电路(2)和每个所述VCO(1)被集成在同一电路中。
8．一种将经天线输入的信号下变频并随后解调该变频信号的接收机，包括多个压控振荡器(以下称之为VCO)(1)，为每个VCO提供了公共的控制电压并根据该控制电压产生具有不同频率的本振输出；PLL电路(2)，根据从每个所述VCO(1)反馈的本振输出和具有基准频率的基准信号产生所述的控制电压；混频器(8)，将经所述天线输入的信号频率与来自每个所述VCO(1)的本振输出混频，并进行所述下变频；以及VCO控制部分(3,4)在预先执行的测试模式中测试每个所述VCO(1)，并在接收经天线输入的信号的接收模式中控制对所述VCO(1)的切换；在所述测试模式下，所述VCO控制部分(3,4)在顺序切换和激活所述VCO(1)时检测所述PLL电路(2)是否利用来自每个所述VCO(1)的本振输出锁定，并且当由PLL电路(2)生成的控制电压处于预定的控制电压值处于预定的范围内时，确定供有该控制电压的VCO(1)为合适的VCO(1)；在所述接收模式下，所述VCO控制部分(3,4)选择性地激活在测试模式下确定的VCO(1)，并将该VCO(1)的本振输出提供给所述混频器(8)。
9．如权利要求8所述的接收机，其特征在于所述预定范围仅包括一个控制电压值，当每个VCO(1)产生具有相同频率的本振输出时才提供该控制电压。
10．如权利要求8所述的接收机，其特征在于所述PLL电路(2)包括了一个可编程分压器(21)，用于按照由所述VCO控制部分(3,4)设定的预定分压比对所述反馈的本振输出分压，并根据可编程分压器(21)分压所得的本振输出和所述基准信号产生控制电压；以及在所述测试模式中，所述VCO控制部分(3,4)设定一基准分压比，每个VCO(1)用该分压比能产生频率处于频带内的本振输出，此频带内包括了按照所述预定分压比的所述输入信号。
11．如权利要求10所述的接收机，其特征在于所述基准分压比是每个VCO(1)可以用它来产生具有所述频带中心频率的本振输出的一种分压比。
12．如权利要求8所述的接收机，其特征在于所述VCO控制部分(3,4)存储了上次执行的测试模式中先前确定的VCO(1)的信息；以及当再次执行测试模式时，所述VCO控制部分(3,4)首先测试所述存储的VCO(1)信息并在所述PLL电路(2)与来自VCO(1)的本振输出锁定时再次确定该VCO(1)是最佳VCO(1)。
13．如权利要求8所述的接收机，其特征在于所述PLL电路(2)和每个所述VCO被集成在同一电路中。
全文摘要
接收控制部分31激活VCOl
文档编号H03B5/12GK1237835SQ9910710
公开日1999年12月8日 申请日期1999年5月26日 优先权日1998年5月26日
发明者二宫周一 申请人:松下电器产业株式会社