管理堆叠的射频设备的寄生电容和电压处理的制作方法
【专利说明】管理堆叠的射频设备的寄生电容和电压处理
[0001]相关申请
[0002]本申请要求2013年11月19日提交的美国临时专利申请N0.61/906，316的权益，所述美国临时专利申请通过引用结合于此。
技术领域
[0003]本公开涉及集成电子设备，并且具体地涉及管理堆叠的集成电子设备的寄生电容和电压处理。
【背景技术】
[0004]开关元件的堆栈可以用作用于天线调谐以及其它各种射频(RF)开关应用的无源组件。堆栈中的开关元件串联耦接。堆栈配置允许很多功能，包括电压和功率处理能力。例如，FET (场效应晶体管)堆栈可以被用来允许RF开关在失配(mismatch)的情况下经受高功率。
[0005]在很多实现方式中，在关断状态下的FET堆栈的电压处理能力是包含在堆栈中的FET数量的函数。典型地，堆栈的电压处理能力随着堆栈中FET的数量增加而增强。然而，简单地增加堆栈中FET的数量可能具有弊端。例如，堆栈的寄生电容(Ctjff)是在堆栈中的所有的FET每一个都处于关断状态时的该堆栈的电容。堆栈中的每一个FET都对堆栈无意中耦合到周围组件的寄生电容(Ctjff)有贡献。因此，每一个附加的FET通常增加堆栈的寄生电容(Coff) O
[0006]在许多RF应用中，由于与寄生电容(Ctjff)相关联的弊端，所希望的是控制或者精心管理堆栈的寄生电容(Cf)。例如，寄生电容(Ctjff)可以对调谐和阻抗匹配具有不利的影响。对寄生电容(Ctjff)的严格容限对于对通过一个或多个基于堆栈的开关耦接到其它组件的天线元件进行精确调谐和/或阻抗匹配的下游制造商来说常常是特别重要的。此外，在“导通”状态下的堆栈的电阻(Rm)通常与寄生电容(Ctjff)反向相关。因此，降低寄生电容(Coff)通常增大电阻(Rm)。
【附图说明】
[0007]为了使本公开能够被本领域的普通技术人员理解，可以通过参照一些说明性的实现方式的各方面给出更加详细的说明，其中的一些实现方式在附图中示出。
[0008]图1是射频开关的实现方式的示意图。
[0009]图2是根据一些实现方式的适合于射频开关的场效应晶体管的堆栈的示意图。
[0010]图3是根据一些实现方式的串联布置的多个场效应晶体管的示意图。
[0011]图4是根据一些实现方式的射频开关的示意图。
[0012]图5是根据一些实现方式的射频开关的示意图。
[0013]图6是示出根据一些实现方式的、作为地平面偏移间隔的函数的寄生电容的性能图。
[0014]图7A-7C是示出根据一些实现方式的、通过各种大小的焊料凸块增加到FET堆栈的寄生电容的不意图。
[0015]图8A-8D是示出根据一些实现方式、通过焊料凸块的各种布置增加到FET堆栈的寄生电容的不意图。
[0016]图9是示出根据一些实现方式的、作为凸块-FET重叠(overlap)的量的函数的堆栈中的FET的范围的电压处理特性的性能图。
[0017]图10是根据一些实现方式的、布置相对于开关元件堆栈的地平面以及相对于堆栈的一个或多个焊料凸块中的至少一个以便管理寄生电容和/或电压处理能力的方法的流程图表示。
[0018]根据通常的实践，由于为了清楚起见，各种特征的尺寸可能被任意放大或缩小，因此附图中所示的各种特征可能不是按照比例绘制的。此外，附图可能并没有描绘说明书承认的给定系统、方法或设备的所有方面和/或变形。最后，贯穿说明书和附图，相似的参考标号被用于表示相似的特征。
【发明内容】
[0019]在所附权利要求范围内的电路、方法和设备的各种实现方式每一个都具有多个方面，没有单独的一个方面独自负责此处描述的属性。在不限制所附权利要求的范围的情况下，描述一些突出的特征。在考虑了本公开以后，尤其是考虑了标题为“【具体实施方式】”的部分以后，人们将理解各种实现方式的各方面如何使得能够管理堆叠的集成电子设备的寄生电容和电压处理。
[0020]一些实现方式包括射频开关装置，所述射频开关装置具有地平面、堆栈和第一焊料凸块。所述堆栈被与地平面相关地布置，所述堆栈包括相互串联耦接的多个开关元件，并且所述堆栈具有第一和第二末端，所述第一末端包括所述多个开关元件中的第一个的相应端子。所述第一焊料凸块耦接到多个开关元件中的第一个的相应端子，使得第一焊料凸块的至少一部分与多个开关元件中的一个或多个重叠，重叠尺寸(overlap dimens1n)被与第一阈值相关地设置，以便设置对射频开关装置的寄生电容的相应贡献。
[0021]一些实现方式包括具有封装基板、地平面、堆栈和第一焊料凸块的射频开关模块。封装基板配置为容纳多个组件。地平面被布置在封装基板的第一侧上。堆栈被与地平面相关地布置在封装基板的第二侧上，堆栈包括相互串联耦接的多个开关元件，并且堆栈具有第一和第二末端，第一末端包括所述多个开关元件中的第一个的相应端子。第一焊料凸块耦接到所述多个开关元件中的第一个的相应端子，使得第一焊料凸块的至少一部分与多个开关元件中的一个或多个重叠，重叠尺寸被与第一阈值相关地设置，以便设置对射频开关装置的寄生电容的相应贡献。
[0022]一些实现方式包括具有地平面、堆栈、第一焊料凸块和天线的射频设备。堆栈被与地平面相关地布置，堆栈包括相互串联耦接的多个开关元件，并且堆栈具有第一和第二末端，第一末端包括所述多个开关元件中的第一个的相应端子。第一焊料凸块耦接到所述多个开关元件中的第一个的相应端子，使得第一焊料凸块的至少一部分与多个开关元件中的一个或多个重叠，重叠尺寸被与第一阈值相关地设置，以便设置对射频开关装置的寄生电容的相应贡献。天线通过堆栈耦接到收发器，天线配置为促成射频信号的发送或接收。
[0023]一些实现方式包括管理射频开关装置的寄生电容的方法。在一些实现方式中，所述方法包括:与第一阈值相关地设置地平面间隔偏移(offset)，以便设置第一寄生电容贡献；与第二阈值相关地设置焊料凸块尺寸，以便设置第二寄生电容贡献；与第三阈值相关地设置凸块-FET(场效应晶体管)重叠尺寸，以便设置第三寄生电容贡献；并且将至少一个焊料凸块耦接到DC地以管理第四寄生电容贡献。
【具体实施方式】
[0024]在此描述了很多细节以便提供对附图所示的示例性实现方式的全面理解。然而，本发明可以在没有很多具体细节的情况下实施。没有以详尽的细节描述熟知的方法、组件和电路，以便不会不必要地混淆此处描述的实现方式的更相关的方面。
[0025]此处描述的各种实现方式包括使得能够管理开关元件(例如FET)的堆栈的寄生电容(Ctjff)和/或电压处理能力的设备、装置和方法。在此描述了很多细节以便提供对附图所示的示例性实现方式的全面理解。然而，本发明可以在没有很多具体细节的情况下实施。没有以详尽的细节描述熟知的方法、组件和电路，以便不会不必要地混淆此处描述的实现方式的更相关的方面。
[0026]例如，一种实现方式包括射频开关装置，所述射频开关装置包括地平面、开关元件的堆栈、以及第一焊料凸块。所述堆栈被与所述地平面相关地布置。如前所述，所述堆栈包括相互串联耦接的多个开关元件。所述堆栈具有第一和第二末端。第一末端包括所述多个开关元件中的第一个的相应端子。第一焊料凸块耦接到多个开关元件中的第一个的相应端子，使得第一焊料凸块的至少一部分与多个开关元件中的一个或多个重叠，重叠尺寸被与第一阈值相关地设置，以便设置对射频开关装置的寄生电容的相应贡献。
[00