基于查找表的wpan中qc-ldpc并行编码器的制造方法
【技术领域】
[0001] 本发明涉及无线个人通信领域，特别涉及一种WPAN系统中QC-LDPC码编码器的并 行实现方法。
【背景技术】
[0002] 由于在传输信道中存在的各种失真和噪声会对发送信号产生干扰，接收端不可避 免地会出现数字信号产生误码的情况。为了降低误码率，需要采用信道编码技术。
[0003] 低密度奇偶校验（Low-Density Parity-Check, LDPC)码以其逼近Shannon限的优 异性能成为信道编码领域的研宄热点。准循环LDPC(Quasic-LDPC，QC-LDPC)码是一种特殊 的LDPC码，其编码可采用移位寄存器加累加器（Shift-Register-Adder-Accumulator，SR AA)加以实现。
[0004] SRAA法是利用生成矩阵G进行编码。QC-LDPC码的生成矩阵G是由aXt个bXb 阶循环矩阵Gi^d彡i彡a，1彡j彡t)构成的阵列，t = a+c。与信息向量对应的一部分 生成矩阵是单位矩阵，与校验向量对应的其余部分生成矩阵是高密度矩阵。a路并行SRAA 法完成一次编码需要b+t个时钟周期，需要（ac+t)b个寄存器、acb个二输入与门和acb个 二输入异或门。
[0005] WPAN是无线个人区域网的英文简称，英文全称是Wireless Personal Area Network。WPAN标准采用了四种不同码率的QC-LDPC码。对于这四种QC-LDPC码，均有t = 32和b = 21，所有a的最大公约数是u = 4。图1给出了不同码率n下的参数a和c。
[0006] WPAN系统中QC-LDPC高速编码的现有解决方案是采用a路并行SRAA法，实现四种 码率QC-LDPC码的并行编码器共需19488个寄存器、16800个二输入与门和16800个二输入 异或门。当采用FPGA实现时，需要较多的逻辑资源，势必会造成设备成本高，功耗大。
【发明内容】
[0007] 针对WPAN系统多码率QC-LDPC码高速编码的现有实现方案中存在的资源需求量 大缺点，本发明提供了一种基于查找表的并行编码方法，充分利用FPGA逻辑资源中的查找 表功能，能在保持编码速度不变的前提下，有效减少资源需求。
[0008] 如图2所示，WPAN系统中多码率QC-LDPC码的并行编码器主要由4部分组成：寄存 器、查找表、be位二输入异或门和b位二输入异或门。整个编码过程分4步完成：第1步，输 入信息向量s，保存至寄存器札~R a，清零寄存器Ra+1~R t;第2步，寄存器R R a串行左 移1次，查找表Lx分别输入向量h h x和输出向量V V x，bc位二输入异或门&~ Bjrt对向量V V x求和，得到向量V x+1，b位二输入异或门A1将向量V X+1的第1段b比特与 寄存器Ra+1串行循环左移1次的结果相加，和存回寄存器Ra+1，其中，1彡1彡c ;第3步，重复 第2步b-1次，完成后，寄存器札~R a存储的是信息向量s = (s i，S2，…，sa)，寄存器Ra+1~ Rt存储的是校验向量P = (P u P2,…，P。）；第4步，并行输出码字（s, p)。
[0009] 本发明提供的QC-LDPC并行编码器兼容多码率，能在保持编码速度不变的前提下 有效减少资源需求，从而达到降低硬件成本和功耗的目的。
[0010] 关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。
【附图说明】
[0011] 图1给出了不同码率n下的参数a、c和X ;
[0012] 图2是WPAN系统中兼容四种码率QC-LDPC码的并行编码器整体结构；
[0013] 图3比较了传统的a路并行SRAA法与本发明的资源消耗。
【具体实施方式】
[0014] 下面结合附图和具体实施例对本发明作进一步说明，但不作为对本发明的限定。
[0015] QC-LDPC码是一类特殊的LDPC码，它的生成矩阵G和校验矩阵H都是由循环矩阵 构成的阵列，具有分段循环特点，故被称为准循环LDPC码。从行的角度看，循环矩阵的每一 行都是上一行（首行是末行）循环右移一位的结果；从列的角度看，循环矩阵的每一列都是 前一列（首列是末列）循环下移一位的结果。循环矩阵的行向量构成的集合与列向量构成 的集合完全相同，因此，循环矩阵完全可由它的首行或首列来表征。QC-LDPC码的生成矩阵 G是由aXt个bXb阶循环矩阵G iJl彡i彡a，1彡j彡t)构成的阵列：
[00161
[0017] G(或H)的连续b行和b列分别被称为块行和块列。假设 < i < a，a+l < j < t)是循环矩阵Gi;j的首行，那么可按照如下方式定义aXbc阶 块首行矩阵F :
[0018]
[0019] F是由生成矩阵G后c块列中所有循环矩阵的首行构成的，可视为由be个a维列 向量组成的。假设a不是素数，可被分解为a = ux，其中，u和X皆为非1的正整数。那么， 块首行矩阵？的第11〇11-1)+1~111]1(1彡1]1彡1)行构成了一个11\13(3阶矩阵，称之为子块首 行矩阵，记作F m。Fm可视为由be个u维列向量构成的。
[0020] 对于WPAN系统，生成矩阵G对应码字（s，p)，G的前a块列对应的是信息向量s，后 c块列对应的是校验向量p。以b比特为一段，信息向量s被等分为a段，即s = (S1, S2，… ，sa);校验向量p被等分为c段，即p = (P1, p2,…，p。)。对于第i (1彡i彡a)段信息向量 4，有4=(\1，\2，~，^)。硏^标准采用了四种不同码率的〇(：-〇^(：码，均有七=32 和b = 21，所有a的最大公约数是u = 4。图1给出了不同码率n下的参数a、c和X。
[0021] 由式（1)、⑵和循环矩阵的特点，图2给出了适用于WPAN系统中四种码率 QC-LDPC码的并行编码器，它主要由寄存器、查找表、be位二输入异或门和b位二输入异或 门四种功能模块组成。
[0022] 寄存器Rf Ra用于缓存信息向量s = (Sl，S2，…，sa)，寄存器Ra+1~R t用于计算 和存储校验向量P = (P1, P2,…，P。)。
[0023] 查找表Li~L x均有u位输入和be位输出，分别完成不同的u位信息比 特与子块首行矩阵Fi~F x的乘积。并行输入的u位信息比特s mu_u+1，k, smu_u+2，k，… ，Sniu,k(l彡m彡X，1彡k彡b)构成向量Iini= k, SniuMk,…，Sniu,k}。查找表L ni的输入是tv 每一路输出是hm与子块首行矩阵F m对应列的乘积，总输出构成了向量V m。如果将查找表的 基本查找单元视为一个二输入与门，那么共需xeb个二输入与门。
[0024] be位二输入异或门BfBp1将向量Vi~在一起，得到向量vx+1。实际上，v x+1中 的每个元素是向量Ui1, h2，…，hx}与块首