一种用于智能继电保护测试仪的时钟电路的制作方法
【专利摘要】本发明公开了一种用于智能继电保护测试仪的时钟电路，包括晶振电路和与晶振电路输出端连接的锁相环电路；所述的晶振电路包括第一电感L1、晶振X、第一电阻R1和第一电容C1；晶振X的电源输入端通过第一电感L1连接到工作电源，晶振X的NC端悬空、晶振X的接地端接地，晶振X的输出端通过第一电阻R1与锁相环连接；晶振X的输出端与第一电阻R1之间还设置有接地电容。本发明提供了一种用于智能继电保护测试仪的时钟电路，采用有源晶振，不需要CPU内部振荡器，信号质量好，连接方式简单，且时钟电路中包括了锁相环电路，信号稳定。
【专利说明】
一种用于智能继电保护测试仪的时钟电路
技术领域
[0001]本发明涉及一种用于智能继电保护测试仪的时钟电路。
【背景技术】
[0002]由于传统变电站的信息反馈量小，故障信息难以汇总分析，接线复杂繁琐，且对于现场测试运行人员有安全风险等问题，以及这些年来信息、通讯和网络技术的飞速发展，人们已经开始尝试研发相应的产品与之匹配，因此智能继电保护测试仪的产生。
[0003]而时钟电路对于智能继电保护测试仪的正常工作有着至关重要的影响，但目前智能继电保护测试仪中，大多采用无源晶振来产生时钟，需要CPU内部振荡器，并且信号不稳定。
【发明内容】
[0004]本发明的目的在于克服现有技术的不足，提供一种用于智能继电保护测试仪的时钟电路，采用有源晶振，不需要CHJ内部振荡器，信号质量好，连接方式简单，且时钟电路中包括了锁相环电路，信号稳定。
[0005]本发明的目的是通过以下技术方案来实现的:一种用于智能继电保护测试仪的时钟电路，包括晶振电路和与晶振电路输出端连接的锁相环电路;所述的晶振电路包括第一电感L1、晶振X、第一电阻Rl和第一电容Cl;晶振X的电源输入端通过第一电感LI连接到工作电源，晶振X的NC端悬空、晶振X的接地端接地，晶振X的输出端通过第一电阻Rl与锁相环连接;晶振X的输出端与第一电阻Rl之间还设置有接地电容。
[0006]所述的锁相环电路包括鉴频鉴相器、电荷栗、环路滤波器和压控振荡器;鉴频鉴相器的第一输入端与晶振电路连接;鉴频鉴相器的输出端依次通过电荷栗、环路滤波器和压控振荡器进行信号输出；所述的压控振荡器的输出端还与鉴频鉴相器的反馈信号输入端连接。
[0007]所述的环路滤波器包括运放Al、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第二电容C2、第三电容C3和第四电容C4;运放Al的反向输入端与环路滤波器的信号输入端连接;运放Al的正向输入端通过第四电阻R4连接到工作电源，第五电阻R5的一端连接到第四电阻R4和运放Al的正向输入端之间，第五电阻R5的另一端接地;第二电阻R2的一端与运放Al的反向输入端连接;第二电阻R2的另一端通过第三电容C3连接到运放Al的输出端；第二电阻R2和第三电容C3组成的电路与第二电容C2并联;且第二电容C2的两端分别与运放Al反向输入端和输出端连接;运放Al的输出端通过第三电阻R3连接到环路滤波器的信号输出端;第三电阻R3与环路滤波器的信号输出端之间还设置有接地电容C4。
[0008]所述的鉴频鉴相器采用超高速鉴频鉴相器AD9901。
[0009]本发明的有益效果是:采用有源晶振，不需要CPU内部振荡器，信号质量好，连接方式简单，且时钟电路中包括了锁相环电路，信号稳定。
【附图说明】
[00?0]图1为晶振电路的原理图；
图2为锁相环电路的原理框图；
图3为环路滤波器的示意图。
【具体实施方式】
[0011]下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
[0012]如图1所示，一种用于智能继电保护测试仪的时钟电路，包括晶振电路和与晶振电路输出端连接的锁相环电路;所述的晶振电路包括第一电感L1、晶振X、第一电阻Rl和第一电容Cl;晶振X的电源输入端VCC通过第一电感LI连接到3.3V的工作电源，晶振X的NC端悬空、晶振X的接地端GND接地，晶振X的输出端OUT通过第一电阻Rl与锁相环连接；晶振X的输出端与第一电阻Rl之间还设置有接地电容。
[0013]如图2所示，所述的锁相环电路包括鉴频鉴相器、电荷栗、环路滤波器和压控振荡器;鉴频鉴相器的第一输入端与晶振电路连接;鉴频鉴相器的输出端依次通过电荷栗、环路滤波器和压控振荡器进行信号输出；所述的压控振荡器的输出端还与鉴频鉴相器的反馈信号输入端连接。
[0014]如图3所示，所述的环路滤波器包括运放Al、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第二电容C2、第三电容C3和第四电容C4;运放Al的反向输入端与环路滤波器的信号输入端连接;运放Al的正向输入端通过第四电阻R4连接到工作电源，第五电阻R5的一端连接到第四电阻R4和运放Al的正向输入端之间，第五电阻R5的另一端接地;第二电阻R2的一端与运放Al的反向输入端连接;第二电阻R2的另一端通过第三电容C3连接到运放Al的输出端;第二电阻R2和第三电容C3组成的电路与第二电容C2并联;且第二电容C2的两端分别与运放Al反向输入端和输出端连接;运放Al的输出端通过第三电阻R3连接到环路滤波器的信号输出端;第三电阻R3与环路滤波器的信号输出端之间还设置有接地电容C4。
[0015]所述的鉴频鉴相器采用超高速鉴频鉴相器AD9901。
[0016]进一步地，第四电阻R4和第五电阻R5阻值相等，环路滤波器和电荷栗的工作电源电压相同，这就能够使运算放大器能够将电荷栗的输出强制与电荷栗电源电压的一般附近，从而电荷栗的电流失配减小。
[0017]在工作过程中，采用有源晶振，不需要CPU内部振荡器，信号质量好，连接方式简单，通过第一电感LI和第一电容Cl进行电源滤波，输出端采用第一电阻Rl过滤信号。
[0018]考虑到时钟的稳定性，在时钟电路中加入了锁相环电路，来提高时钟信号的稳定性。
[0019]在锁相环采用电荷栗型锁相环，锁相环中鉴频鉴相器采用超高速鉴频鉴相器AD9901，AD9901的一个主要特性是能够以标准中频频率比较相位/频率输入，而无需预分频器，节约了锁相环电路的成本，将低了其复杂度;在环路滤波器中，将第二电容C2、第三电容C3和第二电阻R2组成的滤波网络设置于运放Al的反馈回路上，实现低通滤波功能；同时，由第三电阻R3和第四电容组成的滤波网络进一步进行滤波。
【主权项】
1.一种用于智能继电保护测试仪的时钟电路，其特征在于:包括晶振电路和与晶振电路输出端连接的锁相环电路;所述的晶振电路包括第一电感L1、晶振X、第一电阻Rl和第一电容Cl;晶振X的电源输入端通过第一电感LI连接到工作电源，晶振X的NC端悬空、晶振X的接地端接地，晶振X的输出端通过第一电阻Rl与锁相环连接；晶振X的输出端与第一电阻Rl之间还设置有接地电容。2.根据权利要求1所述的一种用于智能继电保护测试仪的时钟电路，其特征在于:所述的锁相环电路包括鉴频鉴相器、电荷栗、环路滤波器和压控振荡器;鉴频鉴相器的第一输入端与晶振电路连接;鉴频鉴相器的输出端依次通过电荷栗、环路滤波器和压控振荡器进行信号输出;所述的压控振荡器的输出端还与鉴频鉴相器的反馈信号输入端连接。3.根据权利要求2所述的一种用于智能继电保护测试仪的时钟电路，其特征在于:所述的环路滤波器包括运放Al、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第二电容C2、第三电容C3和第四电容C4;运放Al的反向输入端与环路滤波器的信号输入端连接;运放Al的正向输入端通过第四电阻R4连接到工作电源，第五电阻R5的一端连接到第四电阻R4和运放Al的正向输入端之间，第五电阻R5的另一端接地;第二电阻R2的一端与运放Al的反向输入端连接;第二电阻R2的另一端通过第三电容C3连接到运放Al的输出端;第二电阻R2和第三电容C3组成的电路与第二电容C2并联;且第二电容C2的两端分别与运放Al反向输入端和输出端连接;运放Al的输出端通过第三电阻R3连接到环路滤波器的信号输出端;第三电阻R3与环路滤波器的信号输出端之间还设置有接地电容C4。4.根据权利要求1所述的一种用于智能继电保护测试仪的时钟电路，其特征在于:所述的鉴频鉴相器采用超高速鉴频鉴相器AD9901。
【文档编号】H03L7/099GK105827239SQ201610161215
【公开日】2016年8月3日
【申请日】2016年3月21日
【发明人】王周蓉
【申请人】成都天进仪器有限公司