应用于铷原子钟的低相噪6.8GHz频率源的制作方法
【专利摘要】本发明公开了应用于铷原子钟的低相噪6.8GHz频率源。包括10MHz晶振信号，输入端与10MHz晶振信号连接的直接数字式频率合成器DDS，输入端与该直接数字式频率合成器DDS的输出端连接的90°功分器，输入端与90°功分器的输出端连接的正交混频器，输入端与正交混频器的输出端连接的/N分频器；还包括输入端与10MHz晶振信号和/N分频器的输出端连接的鉴相器PD，输入端与鉴相器PD的输出端连接的环路滤波器LF，输入端与环路滤波器LF的输出端连接的压控振荡器VCO，输入端与压控振荡器VCO的输出端连接的功分器，输入端与功分器的输出端连接的数控衰减器。本发明能产生一路C波段、可变中心频率、带三角波频率调制功能、与输入10MHz晶振信号相参的铷原子钟用的低相噪锁相信号。
【专利说明】
应用于挪原子钟的低相噪6.8GHz频率源
技术领域
[0001 ]本发明涉及应用于铷原子钟的低相噪6.8GHz频率源，属于频率源领域。
【背景技术】
[0002]应用于高性能铷钟的6.SGHz频率源设计一直是一个难点。主要有以下几个难点:一是需要在6.8GHz输出频率信号的近端相位噪声足够低。国外设计手册一般给出频偏二倍调制频率(如256Hz)处的相噪要求-70dBc/Hz以上;二是在高性能铷钟对于微波功率的稳定度要求较高，高性能铷钟对于微波功率稳定性一般要求达到小于0.01dB/°C ;三是6.8GHz频率源应工作稳定，应有利于调试，技术状态的一致性应高。
[0003]传统铷钟几乎均采用SRD倍频方案，一般是1MHz倍频至60MHz或90MHz进行功率放大后驱动S R D，驱动功率在15?2 O d B m之间。S R D倍频方案的优势在于良好设计及调试后6.8GHz信号相比较1MHz的相噪损失近乎为理论相噪恶化20LogN水平，近段相噪较好;但SRD倍频方案中SRD的极间对阶跃匹配电路的调试难度较大，在进行批量生产中也存在产品一致性不高等问题，影响产品的一致性。
【发明内容】
[0004]本发明的目的在于提供应用于铷原子钟的低相噪6.8GHz频率源，主要解决SRD倍频方案中SRD的极间对阶跃匹配电路的调试难度较大，在进行批量生产中也存在产品一致性不高等问题。
[0005]为了实现上述目的，本发明采用的技术方案如下:
[0006]应用于铷原子钟的低相噪6.8GHz频率源，包括1MHz晶振信号，输入端与1MHz晶振信号连接的直接数字式频率合成器DDS，输入端与该直接数字式频率合成器DDS的输出端连接的90°功分器，输入端与90°功分器的输出端连接的正交混频器，输入端与正交混频器的输出端连接的/N分频器;还包括输入端与1MHz晶振信号和/N分频器的输出端连接的鉴相器PD，输入端与鉴相器H)的输出端连接的环路滤波器LF，输入端与环路滤波器LF的输出端连接的压控振荡器VCO，输入端与压控振荡器VCO的输出端连接的功分器，输入端与功分器的输出端连接的数控衰减器，功分器的输出端与正交混频器的输入端连接。
[0007]具体地，所述1MHz晶振信号由1MHz压控晶振输出，该压控晶振为铷原子钟内的受控振荡器，直接数字式频率合成器DDS还接收来自铷原子钟的控制信号，该控制信号用于产生频率调制。
[0008]进一步地，所述直接数字式频率合成器DDS输出5.3MHz的2FSK调制信号，该信号经90°功分后与来自压控振荡器VCO的6834MHz信号正交混频产生6840MHz的射频信号。
[0009]作为优选，所述1MHz晶振信号还经放大后功分成两路，一路输入到直接数字式频率合成器DDS，另一路经衰减后输入到鉴相器H)。
[0010]与现有技术相比，本发明具有以下有益效果:
[0011]本发明中微波倍频器采用一种改进方案，作用是产生一路C波段、可变中心频率、带三角波频率调制功能、与输入1MHz晶振信号相参的铷原子钟用的低相噪锁相信号。该信号具有较好的杂波抑制性能，在实践中也发现，微波信号的近端尤其是1Hz附近的相噪对整机的短稳影响较大，相反在二倍频处的相噪要求相对较低。压控振荡器VCO在高低温条件下的输出功率相对较稳定，本发明具有较高的一致性，适于批量生产。
【附图说明】
[0012]图1为本发明的系统框图。
【具体实施方式】
[0013]下面结合实施例和附图对本发明作进一步说明，本发明的实施方式包括但不限于下列实施例。
[0014]实施例
[0015]如图1所示，应用于铷原子钟的低相噪6.8GHz频率源，包括1MHz晶振信号，输入端与1MHz晶振信号连接的直接数字式频率合成器DDS，输入端与该直接数字式频率合成器DDS的输出端连接的90°功分器，输入端与90°功分器的输出端连接的正交混频器，输入端与正交混频器的输出端连接的/N分频器;还包括输入端与1MHz晶振信号和/N分频器的输出端连接的鉴相器PD，输入端与鉴相器PD的输出端连接的环路滤波器LF，输入端与环路滤波器LF的输出端连接的压控振荡器VCO，输入端与压控振荡器VCO的输出端连接的功分器，输入端与功分器的输出端连接的数控衰减器，功分器的输出端与正交混频器的输入端连接。
[0016]输入的1MHz晶振信号由1MHz压控晶振产生，经过放大后功分成两路，一路用作DDS的时钟，用以产生中心频率为5.3125MHz的三角波频率调制信号，该信号经90°功分器功分后与来自压控振荡器VCO的6834.6875MHz信号正交混频产生6840MHz的射频信号(取上边带)。另一路1MHz晶振信号经衰减后送入鉴相器H)与6840MHz射频信号鉴相;鉴相器H)输出误差信号经环路滤波器LF滤波后送到压控振荡器VCO的调谐端，使压控振荡器VCO最终锁定在参考频率上。
[0017]由于所要求的DDS输出频偏较小(正常工作要求仅500Hz左右)，而具有一定环路带宽的锁相环具有快速跟踪能力，因此按三角波频率控制信号周期改变DDS输出频率必然使压控振荡器VCO输出频率按同样规律变化，从而最终在6.8GHz频率上实现满足铷钟要求的三角波频率调制信号。
[0018]本发明最终输出的信号为VCO信号，由数控衰减器的输出端输出，因此在环路窄带滤波作用下，模块输出应具有较好的杂波抑制性能。模块电路方案选用具有极低相位噪声基底的数字分频器及数字鉴相器，因此环路最终将输出较低的相位噪声，接近理论相噪，即在输入1MHz晶振相噪基础上按20LogN恶化。在实践中也发现，微波信号的近端尤其是1Hz附近的相噪对整机的短稳影响较大，相反在二倍频处的相噪要求相对较低。同时输出功率主要由压控振荡器VCO决定，压控振荡器VCO在高低温条件下的输出功率相对较稳定，经过实测在环境温度-40 °C?+70 °C变化情况下功率变化约I dB，基本满足0.0I dB/ °C的要求。
[0019]按照上述实施例，便可很好地实现本发明。值得说明的是，基于上述结构设计的前提下，为解决同样的技术问题，即使在本发明上做出的一些无实质性的改动或润色，所采用的技术方案的实质仍然与本发明一样，故其也应当在本发明的保护范围内。
【主权项】
1.应用于铷原子钟的低相噪6.SGHz频率源，其特征在于，包括1MHz晶振信号，输入端与1MHz晶振信号连接的直接数字式频率合成器DDS，输入端与该直接数字式频率合成器DDS的输出端连接的90°功分器，输入端与90°功分器的输出端连接的正交混频器，输入端与正交混频器的输出端连接的/N分频器;还包括输入端与1MHz晶振信号和/N分频器的输出端连接的鉴相器PD，输入端与鉴相器PD的输出端连接的环路滤波器LF，输入端与环路滤波器LF的输出端连接的压控振荡器VCO，输入端与压控振荡器VCO的输出端连接的功分器，输入端与功分器的输出端连接的数控衰减器，功分器的输出端与正交混频器的输入端连接。2.根据权利要求1所述的应用于铷原子钟的低相噪6.SGHz频率源，其特征在于，所述1MHz晶振信号由1MHz压控晶振输出，直接数字式频率合成器DDS还接收来自铷原子钟的控制信号。3.根据权利要求2所述的应用于铷原子钟的低相噪6.SGHz频率源，其特征在于，所述直接数字式频率合成器DDS输出5.3MHz的2FSK调制信号，该信号经90°功分后与来自压控振荡器VCO的6834MHz信号正交混频产生6840MHz的射频信号。4.根据权利要求3所述的应用于铷原子钟的低相噪6.SGHz频率源，其特征在于，所述1MHz晶振信号还经放大后功分成两路，一路输入到直接数字式频率合成器DDS，另一路经衰减后输入到鉴相器H)。
【文档编号】H03L7/26GK105827240SQ201610145121
【公开日】2016年8月3日
【申请日】2016年3月14日
【发明人】刘勇军, 赵海清
【申请人】成都天奥电子股份有限公司