用于便携式电子设备中的系统级封装组件的多层薄膜涂层的制作方法

用于便携式电子设备中的系统级封装组件的多层薄膜涂层的制作方法
【专利摘要】本发明公开了一种被封装到系统级封装组件中的便携式电子设备(600)。该便携式电子设备可包括基板(614)和被安装在该基板上并且被包括在一个或多个子系统中的多个部件(601?604)。通过在部件上方沉积绝缘层(616)可减少或消除子系统之间的或来自外部源的干扰，从而在子系统之间形成窄沟槽(630)并且在绝缘层上沉积多层薄膜叠堆(640,642,644,646)的一个或多个层并且填充沟槽。在一些示例中，该多层薄膜叠堆可包括粘附层(640)、屏蔽层(642)、保护层(644)、和美化层(646)。在一些示例中，该多层薄膜叠堆可包括多功能层诸如保护和美化层。
【专利说明】
用于便携式电子设备中的系统级封装组件的多层薄膜涂层
技术领域
[0001]本发明通常涉及缓解干扰，并且更具体地涉及在紧凑型便携式电子设备中的系统级封装组件中帮助提供电磁屏蔽、对下方层的粘附、增强美观性、和抵抗退化或变色。
【背景技术】
[0002]紧凑型便携式电子设备正变得越来越受欢迎。紧凑型便携式电子设备的示例包括膝上型计算机、平板计算设备、蜂窝电话、媒体播放器、游戏设备、手持设备、微型设备(诸如垂饰设备和可穿戴设备)、以及其他设备。通常期望减少紧凑型便携式电子设备中的部件的内部干扰和外部干扰两者。可使用电磁屏蔽来减少或消除干扰。例如，一些电子设备包括易受射频干扰影响的射频收发器电路。电子设备还可能包括存储器以及在正常操作期间使用时钟信号的其他部件。如果不小心，则来自一个电路的信号可能对另一电路的正常操作造成干扰。例如，落在射频接收器的操作频带内的时钟信号或时钟信号谐波可能对射频收发器造成不期望的干扰。
[0003]为了保护设备不受电磁干扰的影响，可将电路诸如射频收发器包封在金属屏蔽罩内，或者可在电路之间设置导电膏。该屏蔽罩的金属或者导电膏可阻挡信号，并且可帮助被包封的部件屏蔽掉电磁干扰。为了降低紧凑型便携式电子设备的尺寸，可将该电路集成到系统级封装中。然而，屏蔽罩和导电膏可限制屏蔽效果，并且可能限制设备的尺寸。该金属屏蔽罐和导电膏的另选方案是薄膜金属层。然而，薄膜金属层可能具有有限的屏蔽效能以及与下方层的不良的粘附，这可能在美观方面不吸引人并可能容易发生环境诱发的退化或变色。

【发明内容】

[0004]本发明涉及一种紧凑型便携式电子设备和用于系统级封装组件的多层薄膜涂层。可将紧凑型便携式电子设备组装到单个封装中，以减小尺寸并增强形状因数。可将包括多个裸片、无源部件和机械部件或光学部件的几十或数百电气部件封装在印刷电路板上的单个系统中。可基于其功能来将部件分组或布置到子系统中。多层薄膜涂层可改善屏蔽效能，增强与下方层的粘附性，增强美观性，并防止或减小环境诱发的退化或变色。
【附图说明】
[0005]图1A-图1D示出了可在其中实施本公开的示例的示例性系统。
[0006]图2A示出了示例性便携式电子设备的透视图。
[0007]图2B示出了示例性便携式电子设备的框图。
[0008]图2C示出了示例性便携式电子设备的框图。
[0009]图3示出了包括部件的示例性紧凑型便携式电子设备的透视图。
[0010]图4示出了具有用于进行屏蔽的金属罩的示例性便携式电子设备。
[0011]图5示出了具有用于进行屏蔽的导电膏的示例性便携式电子设备的横截面图。
[0012]图6A-图6D示出了利用被用作屏蔽件的多层薄膜叠堆而被封装到系统级封装组件中的示例性便携式电子设备的横截面图。
[0013]图6E示出了用于形成示例性便携式电子设备的示例性过程的流程图。
[0014]图7A示出了利用被用作屏蔽件的多层薄膜叠堆而被封装到系统级封装组件中的示例性便携式电子设备的横截面图。
[0015]图7B示出了用于形成示例性便携式电子设备的示例性过程的流程图。
【具体实施方式】
[0016]在以下对示例的描述中将引用附图，在附图中以例示的方式示出了可被实施的特定示例。应当理解，在不脱离各种示例的范围的情况下，可使用其他示例并且可进行结构性变更。
[0017]本发明涉及用于电气部件、机械部件和光学部件的多层薄膜涂层以及使用系统级封装(SiP)技术而装配的便携式电子设备中的子系统。该多层薄膜涂层可用于射频屏蔽和/或磁性屏蔽。该多层薄膜涂层可屏蔽部件诸如在射频频带中操作的集成电路(例如，收发器集成电路、存储器电路和其他电路)。部件还可包括由一个或多个分立部件诸如电感器、电容器、电阻器、开关等形成的电路。受到屏蔽的部件可以是侵害物(生成射频或磁屏蔽干扰的部件)和/或受害物(对接收自外部源的干扰敏感的部件)。该多层薄膜涂层可有助于减少电磁干扰。此外，该多层薄膜涂层可提供对下方层的增强粘附，增强美观性，并防止或消除环境诱发的退化或变色。
[0018]近年来，便携式电子设备诸如膝上型电脑、平板计算设备、蜂窝电话、媒体播放器、游戏设备、手持设备、微型设备等变得小巧、轻便且功能强大。促进这一尺寸减小的一个因素可归因于制造商以越来越小的尺寸制造这些设备的各种部件，与此同时在某些情况下不断提高此类部件的功率和/或操作速度的能力。促进尺寸减小的另一个因素在于从视觉的角度而言，用户通常发现便携式电子设备的紧凑型且精致的设计更具美观性，并且因此产生对紧凑型且精致设计的需求。在便携式电子设备及其相关部件的设计中，使之更小、更轻、更紧凑型并且更强大的趋势不断带来挑战。
[0019]实现小巧而紧凑型的设备的一个领域可以是内部封装。特定的设备可以具有预期的形状因数和功能。该预期的形状因数确定外壳的尺寸，提供预期功能的所有设备部件将被封装到该外壳中。内部封装设计涉及使不通过任何方式对设备的功用起作用的未被使用的死空间最小化，同时仍然将必需的部件匹配到由形状因数指定的分配空间中。
[0020]可使用系统级封装(SiP)技术来将电部件、机械部件和光学部件包括在一个或多个子系统中并对其进行封装。SiP是被组装到单个封装中的功能系统。包括多个裸片、无源部件以及机械部件或光学部件的几十乃至数百个部件可被封装在印刷电路板(PCB)上的单个系统中。PCB可由刚性PCB材料(诸如玻璃纤维填充的环氧树脂(例如，FR4))、柔性印刷电路(例如，由柔性聚合物片材诸如聚酰亚胺形成的印刷电路)和刚性柔性电路(例如，包括刚性部分和柔性引线两者的印刷电路)形成。在其上安装部件诸如集成电路部件和分立部件的PCB有时可被称为主逻辑板(MLB)。可使用焊接或其他适当的安装方案来将部件安装在PCB上。例如，该部件可以是直接被安装到PCB上的表面安装技术(SMT)部件。SiP可获得更高的体积效率、卓越的可靠性、更高的性能以及更小的形状因数。
[0021]可将具有受到屏蔽的部件的PCB用于电子设备中，该电子设备诸如台式计算机、被构建到计算机监视器中的计算机、电视机顶盒、音频-视频设备、以及便携式电子设备诸如膝上型计算机、平板计算设备、蜂窝电话、媒体播放器、游戏设备、手持设备、微型设备(例如，垂饰设备和腕表设备)、或者其他电子设备。
[0022]图1A-图1D示出了可在其中实施本公开的示例的系统。图1A示出了包括被封装在外壳150中的显示屏124的示例性移动电话136。图1B示出了包括被封装在外壳160中的显示屏126的示例性数字媒体播放器140。图1C示出了包括被封装在外壳170中的显示屏128的示例性个人计算机144。图1D示出了包括被封装在外壳180中的显示屏130的示例性平板计算设备148。
[0023]图2A示出了示例性便携式电子设备的透视图。便携式电子设备200可包括具有开口 208的外壳210。可将被框架包围的显示器204定位在开口 208内。显示器204的显示器电路可被定位在外壳210内，诸如直接位于显示器204下方。对显示器电路的定位可能影响外壳210内可用的内部空间。
[0024]触摸屏可与显示器204相关联。与触摸屏相关联的电路诸如触摸屏控制器可被定位在外壳210内。可经由覆盖玻璃(或者其他材料)206来密封该显示器204。可将一个或多个输入按钮诸如输入按钮214定位在覆盖玻璃206的开口中。与输入按钮214相关联的检测电路可被定位在外壳210内。在一些示例中，可使用该输入按钮214来使设备200返回到特定状态诸如home状态。
[0025]若干个输入/输出机构可被定位在外壳的边缘周围。例如，数据/电源连接器218和音频插口 216可被定位在外壳210的底部边缘上，并且电源开关210可被定位在外壳210的顶部边缘上。外壳210还可包括用于扬声器和/或麦克风的开口。可将支持这些部件的电路内部封装在外壳210内。可在被设置在外壳内的各个电路板或者单个电路板上诸如系统级封装组件中呈现该电路。
[0026]图2B中示出了设备200的框图。可由MLB255上的处理器来控制上文描述的部件。可提供允许数据在MLB 255和各种部件之间移动的各种内部连接。对该内部数据连接的路由可取决于各种部件是如何被封装的，包括MLB 255被定位在外壳210内的什么位置以及在定位各种内部设备部件之后产生的可用内部通路。
[0027]就数据连接而言，可以将MLB 255连接至显示控制器260，该显示控制器可被耦接至显示器204(如图2A所示)。此外，可将MLB 255耦接至音频部件诸如扬声器、音频插口 216(如图2A中所示)、包括音频编解码器的麦克风或相关联的音频电路264。此外，可将MLB 255耦接至各种输入设备，诸如耦接至触摸屏控制器262的触摸屏222、输入按钮电路和电源开关电路。此外，可将MLB 255连接至允许其接收以及发送外部数据的各种数据接口，诸如可包括天线266和数据/电源连接器218的无线控制器256。
[0028]除了数据连接之外，很多内部设备部件可从内部电源诸如电池230接收电力。例如，可将电池230耦接到MLB 255、显示器204、显示控制器260、触摸屏222和数据/电源连接器218。与数据连接类似，对电源连接的路由可取决于对各种内部设备部件诸如电池230和外壳210内的可用内部通路的定位。
[0029]图2C中示出了设备200的示例性框图。上文所述的被包括在设备200中的各种电路被封装到单个封装或SiP组件中。包括多个裸片、无源部件以及机械部件或光学部件的几十乃至数百个电子部件被封装在PCB上的单个系统中。天线266、音频插孔216、音量开关212、数据/电源连接器218、无线控制器256、音频电路264、输入按钮214、显示控制器260、触摸屏控制器262和电源开关210可被包括在MLB 255上。将部件封装到SiP组件中可获得更薄、更紧凑型并且更精致的设备200。
[0030]图3示出了包括若干个部件的示例性紧凑型便携式电子设备的透视图。便携式电子设备300可包括外壳313。外壳313可由金属、塑料、纤维复合材料(诸如碳纤维材料)、玻璃、陶瓷、其他材料或这些材料的组合形成。外壳313可由单件机械加工的金属形成(例如，使用单体类型构造)，或者可由附接在一起的多个结构形成，该多个结构诸如内部外壳框架、边框或边带结构、外壳侧壁、平面外壳壁构件等。设备300可包括被安装在外壳313内的PCB 314上的部件301-307。部件301-307可包括集成电路(诸如通用处理单元、专用集成电路)、射频部件(诸如无线收发器)、时钟发生和分配电路、或者其他部件诸如分立部件。PCB314可以是MLB或其他类型的逻辑板。
[0031]部件301-307中的一些部件可能对电磁干扰(EMI)敏感。例如，无线收发器部件可能对来自系统时钟发生部件的射频谐波敏感。部件301-307中的一些部件可能生成射频信号干扰(例如，蜂窝收发器可能发射影响设备300的其他部件的射频信号)。其他部件可能生成磁干扰(例如，电源管理系统中的电感器可能生成磁场)。为了确保设备300的部件正常操作，可能期望使PCB 314上的一个或多个部件301-307相互电磁屏蔽(例如，通过使用屏蔽结构覆盖部件301-307)。
[0032]可基于部件功能来将部件分组到不同的子系统中。例如，部件301-302可被包括在子系统320中，部件303-304可被包括在子系统322中，并且部件305-307可被包括在子系统324中。例如，子系统320可被指定用于无线通信，并且子系统322可被指定用于音频。可能期望对被定位在子系统320中的无线通信集成电路进行屏蔽，以有助于确保系统噪声(例如，来自时钟或者其他噪声源)不干扰正常的接收器操作。还可能期望对被定位在子系统322中的音频电路进行屏蔽使得音频电路不拾取来自设备300上的其他电路的噪声，或者对存储器电路和处理器部件进行屏蔽使得其时钟不引起对其他部件的干扰。在一些示例中，可能期望对包含多个部件的群组进行屏蔽(例如，在部件对来自外部源的EMI敏感时)。
[0033]图4示出了具有用于进行屏蔽的金属屏蔽罩的示例性便携式电子设备。便携式电子设备400可包括被包封在外壳410内的PCB 414。部件401-407可被安装或设置在PCB 414上。部件401-402可被包括在子系统420中，部件402-403可被包括在子系统422中，并且部件404-407可被包括在子系统424中。可使用屏蔽罩430来覆盖特定子系统内的部件，使其免受内部干扰、外部干扰或两者的影响。可在将部件安装到PCB 414期间或在此之后将屏蔽罩430焊接到PCB 414上。在一些示例中，屏蔽罐可以由金属薄片或箔制成。
[0034]屏蔽罩的一个可能的问题可能在于屏蔽罩可能占据板空间的很大部分。此外，用于屏蔽罩的材料的片材厚度以及所需的位于屏蔽罩上方的附加隙距可能导致更厚的、块体更大的设备。
[0035]图5示出了具有用于进行屏蔽的导电膏的示例性便携式电子设备的横截面图。便携式电子设备500可包括基板或PCB 514。可使用任何安装技术来将部件501,503和505安装或者设置在PCB 514上。屏蔽结构可包括绝缘体或绝缘层516以及屏蔽件或屏蔽层518。可将屏蔽结构设置在部件501，503和505上，并且可选择性地为部件501，503和505屏蔽掉内部干扰和/或外部干扰。可使用绝缘层516来避免屏蔽层518与PCB 514上的任何导电材料(例如，部件501，503和505的导电部分)之间的电短路。
[0036]绝缘层516可由环氧树脂、包覆模制材料、底部填充材料、热收缩护封、丙烯酸树脂材料、电介质材料、热固材料、热塑塑料、橡胶、塑料、或者提供电绝缘的其他预期材料形成。在一些示例中，绝缘层516可使用电绝缘但导热的绝缘材料形成。例如，绝缘材料可包括导热塑料、环氧树脂、或者其他导热材料。可使用导热的绝缘材料来将热量从部件501，503和505吸走。例如，射频收发器可能在正常操作期间不期望地变得很热。在这种情形中，可能期望由导热的绝缘材料来形成屏蔽结构，以有助于保护射频收发器不出现过热的情况。在一些示例中，可使用绝缘层516来形成可包括针对基板上的所选择的部件的子系统的构造。在一些示例中，可使用绝缘层516来形成可为屏蔽层518提供结构支撑的构造。
[0037]可将屏蔽层518形成在绝缘层516上方，以为下层部件屏蔽掉EMI。屏蔽层518可包括导电材料(诸如银漆、铂漆、焊料)、金属(诸如铜或铝)、合金(诸如镍铁合金)、导电粘合剂、或者适于电磁屏蔽的其他材料。可按照各种构造形成屏蔽层518，该屏蔽层包括壁、栅、片或层、这些构造的组合、或者其他预期构造。
[0038]PCB 514可包括金属迹线542和接地层546。屏蔽层518可与金属迹线542和接地层546电耦接，以形成包封每个子系统并可帮助保护部件501、503和505以免受EMI影响(例如，来自外部来源或不同子系统部件之间的干扰)的屏蔽结构。在一些示例中，金属迹线542可由保护PCB514不受切割工具影响的导电材料形成。例如，金属迹线542可反射由激光切割工具发射的激光。
[0039]导电膏的一个可能存在的问题在于其屏蔽效能。导电膏可以是多孔的并且可能因低导电性而具有有限的屏蔽能力。此外，导电膏的粘滞性可能要求子系统之间的宽度更大，以便使导电膏填充沟道或者子系统之间的区域。例如，沟道的宽度W(参见图5)可为约100μm-lmm。此外，导电膏可能需要附加处理步骤诸如固化和焙烧，这可能导致长的制造时间。
[0040]在一些示例中，可形成窄沟槽并可沉积电镀膜或薄膜金属以填充沟槽。可使用任意数量的技术诸如化学气相沉积、物理气相沉积、电镀、印刷或喷涂工艺来沉积电镀膜或薄膜金属。由于和下方层的不良粘附，电镀膜或薄膜金属可能容易剥落或屏蔽效能有限。电镀膜或薄膜金属还可能不美观和/或容易发生环境诱发的退化或变色。
[0041]图6A-图6D示出了利用被用作屏蔽件的多层薄膜叠堆而被封装到系统级封装组件中的示例性便携式电子设备的横截面图。图6E示出了用于形成图6A-图6D中示出的便携式电子设备的示例性过程的流程图。便携式电子设备600可包括在过程650的步骤660中提供的基板或PCB 614。在步骤662中，可使用任何安装技术来在PCB 614上安装或设置部件601-604。可使用焊料或任何适当的安装材料来安装部件601-604。
[0042]在步骤664中，可使用注入工艺或沉积工艺来在PCB 614上形成绝缘层616。对于注入工艺而言，可使用模制工具来模制绝缘材料，以形成绝缘层616并将模制的绝缘层616转移到PCB 614。模制工具可包括注入模制工具、烧结工具、矩阵模制工具、压缩模制工具、转移模制工具、压挤模制工具、以及适于将绝缘材料模制成预期构造的其他工具。可使用模制工具来形成用于限定子系统620和622的形状和位置的结构。对于沉积工艺而言，可使用沉积工具来在基板或PCB 614上的期望的位置处沉积绝缘层616。沉积工具可包括用于将绝缘材料(例如，环氧树脂)注入模制工具中以形成屏蔽结构的工具。沉积工具还可包括薄膜沉积工具(例如，化学气相沉积工具或物理气相沉积工具)或用于形成屏蔽结构所需的其他工具。
[0043]绝缘层616可以是环氧树脂、包覆模制材料、底部填充材料、热收缩护封、丙烯酸树脂材料、电介质材料、热固材料、热塑塑料、橡胶、塑料、或者提供电绝缘的其他预期材料。在一些示例中，可通过将材料注入到模制结构内的空间中来形成绝缘层616。
[0044]在步骤666中，可形成并限定子系统620和622。每个子系统620和622可包封其相应的部件601-602和603-604，并可在上文所述的模制工艺期间或通过使用切割源划线或蚀刻沟道而被形成。在使用模制工艺时，模制结构(未示出)可具有孔，通过该孔可将绝缘材料注入到模制结构内部的空间中。在注入过程之后(例如，在注入绝缘材料并使其充分冷却之后)，可去除模制结构。可在注入之前和/或在注入期间使用加热工具来对绝缘材料加热。加热工具可包括基于油的加热工具、基于气的加热工具、基于电的加热工具、或者其他适于对绝缘材料加热的任何加热工具。如果需要，可使用加热工具在形成期间向绝缘层616施加压力。在一些示例中，可预先形成绝缘层616，并且被放置在部件601-604上方的PCB 614上。在使用切割源来限定每个子系统620和622时，可使用切割工具来切割透过绝缘层616以隔离子系统620和622，从而形成沟道或沟槽630。在一些示例中，沟槽630的宽度可介于1mm-1OOnm之间。切割工具可包括锯切工具、激光切割工具、磨具、钻具、放电机加工工具、或者适于割穿绝缘层616的机械加工工具或其他切割工具。
[0045]在步骤668中，粘附层640可被沉积在绝缘层616上和沟槽630中。粘附层640可由至少与绝缘层616或之后形成的屏蔽层642或两者具有良好粘附性的任何材料制成。用于粘附层640的一种示例性材料可以是不锈钢。在一些示例中，粘附层640的厚度可介于1mm-1OOnm之间ο
[0046]在步骤670中，屏蔽层642可被沉积在粘附层640上和沟槽630中。屏蔽层642可由具有良好屏蔽效率或低趋肤深度、高导电率和低成本的任何材料制成。趋肤深度是辐射可穿透屏蔽层642的深度。可用于屏蔽层642的材料可包括但不限于铜、镍和银。在一些示例中，屏蔽层642的厚度可介于1μηι-100μηι之间。在一些示例中，屏蔽层642的厚度可大于ΙΟΟμπι并且可增大，以便实现更低的趋肤深度。
[0047]在步骤672中，保护件或保护层644可被沉积在屏蔽层642上和沟槽630中。保护层644可由和屏蔽层642具有良好粘附性且具有良好耐腐蚀性的任何材料制成。可用于保护层644的材料可包括但不限于不锈钢、金和铂。
[0048]在步骤674中，美化层646可被沉积在保护层644上和沟槽630中。美化层646可由具有期望美化属性诸如颜色的任何材料制成。例如，为了实现金色，可沉积氮化钛(TiN)、金(Au)或氮化锆(ZrN)。为了实现黑色，可沉积类金刚石碳(DLC)、碳化硼(B4C)、二硫化钼(MoS2)、氮化铝钛(AlTiN)或AlTiN/(Mo，W)S2。为了实现暗灰色，可沉积碳化硅(SiC)、AlTiN/(Mo，W) S2S氮化铬(CrN)。为了实现银色，可沉积碳化钛(TiC)、TiC/ (Mo，W) S2或银(Ag)。为了实现青铜色，可沉积氮化钛(TiN)或氮碳化钛(TiCN)。用于美化层646的材料厚度和成分可取决于期望的颜色。在一些示例中，美化层646的厚度可为100mm-lOOOnm。
[0049]在一些示例中，如图6B所示，美化层646可被选择性地沉积在保护层644的顶部上，而无需填充沟槽630。在一些示例中，如图6C所示，美化层626和保护层644两者可被选择性地沉积在屏蔽层642的顶部上，而无需填充沟槽630。在一些示例中，如图6D所示，可沉积粘附层640、屏蔽层642、保护层644和美化层646中的一者或多者，以共形涂覆组件的侧面。在一些示例中，可在多薄膜叠堆中的任何层之间沉积附加粘附层。在一些示例中，保护层644可被沉积在美化层646上。在一些示例中，可在屏蔽层642和保护层644之间或在粘附层640和屏蔽层642之间沉积美化层646。
[0050]可使用包括化学气相沉积、物理气相沉积、电镀、印刷或喷涂的任意数量的沉积工具来沉积粘附层640、屏蔽层642、保护层644和美化层646。在一些不例中，可在同一系统中沉积多薄膜叠堆的层。在一些示例中，可基于填充沟槽的层厚度来形成沟槽630的宽度。
[0051]图7A示出了利用被用作屏蔽件的多层薄膜叠堆而被封装到系统级封装组件中的示例性便携式电子设备的横截面图。图7B示出了用于形成图7A中所示的便携式电子设备的示例性过程的流程图。为了减小沟槽的宽度从而减小板尺寸，可将一个或多个层组合成多功能层。例如，可组合美化层和保护层。
[0052]便携式电子设备700可包括基板或PCB 714。可在过程750的步骤760中提供PCB714。在步骤762中，可使用任何安装技术并使用任何合适的安装材料诸如焊料来在PCB 714上安装或设置部件701-704。
[0053]在步骤764中，可如前所述使用注入工艺或沉积工艺来在PCB 714上形成绝缘层716。用于绝缘层716的材料可包括环氧树脂、过模制材料、底填材料、热缩套、丙烯酸系材料、电介质材料、热固材料、热塑材料、橡胶、塑料或其他提供电绝缘的期望材料。在步骤766中，可在模制工艺期间或使用如前所述的任一种切割工具切割透过绝缘层716来限定子系统720和722。
[0054]在步骤768和770中，可使用诸如化学气相沉积、物理气相沉积、印刷或喷涂工艺的任何沉积技术来沉积粘附层740和屏蔽层742。在步骤772中，可使用任何一种沉积技术来在屏蔽层742上和沟槽730中沉积多功能层748。在一些示例中，多功能层748可以是美化和保护层。多功能层或美化和保护层748可以由有期望的美观度和良好耐腐蚀性的任何材料制成。用于美化和保护层748的材料可包括但不限于31(:、01^(:、]\1032^11^84(:^11^~/(]\10，￥)S2、TiN、TiC、CrN和ZrN。在一些示例中，美化和保护层748可由惰性金属诸如金或铂制成。惰性金属可帮助保护屏蔽层742并对环境诱发的退化或变色具有良好的抵抗力。在一些示例中，可采用多个粘附层和/或多个美化和保护层。在一些示例中，多层薄膜叠堆可被沉积于在单个集成系统中，以使缺陷、颗粒或氧化问题最小化或被避免。在一些示例中，美化和保护层748的厚度可介于10nm-1OOOnm之间。
[0055]在一些示例中，公开了一种电子设备。该电子设备可包括:基板；以及位于封装组件中的系统，所述系统包括:被安装在基板上的多个部件;一个或多个子系统，每个子系统包括多个部件中的一个或多个部件；以及被设置在一个或多个子系统之间的多层薄膜叠堆，该多层薄膜叠堆被配置为屏蔽一个或多个子系统以免受干扰。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该电子设备进一步包括:绝被设置在屏蔽件和多个部件之间的绝缘体；以及被形成在绝缘体中的多个沟槽，其中多个沟槽的宽度介于10微米-100微米之间。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括粘附层、屏蔽件、保护件和美化层。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括粘附层，该粘附层由不锈钢制成。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括粘附层，该粘附层的厚度介于1nm-1OOnm之间。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括屏蔽件。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括屏蔽件，该屏蔽件是铜、镍和银中的至少一者。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括屏蔽件，该屏蔽件的厚度介于I微米-100微米之间。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括保护件并且该保护件是不锈钢。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括美化层，该美化层是以下各项中的至少一者:氮化钛(TiN)、金(Au)、氮化锆(ZrN)、类金刚石碳(DLC)、碳化硼(B4C)、二硫化钼(MoS2)、氮化铝钛(AlTiN)、AlTiN/(Mo，W)S2、碳化硅(SiC)、氮化铬(CrN)、碳化钛(TiC)、TiC/(Mo，W)S2、银(Ag)、氮化钛(TiN)和氮碳化钛(TiCN)。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括美化层，该美化层的厚度在100-1000纳米之间。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括粘附层、屏蔽和多功能层。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括多功能层，该多功能层是碳化硅(SiC)、类金刚石碳(DLC)、硫化钼(MoS2)、氮化钛铝(AlTiN)、碳化硼(B4C)、AlTiN/(Mo，W)S2、氮化钛(TiN)、碳化钛(TiC)、氮化铬(CrN)和氮化锆(ZrN)中的至少一种。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括多功能层，该多功能层是惰性金属。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多层薄膜叠堆包括美化层，该美化层的厚度介于100纳米-1000纳米之间。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，多层薄膜叠堆包括保护件、美化层和多功能层中的至少一者，该设备进一步包括:绝被设置在屏蔽件和多个部件之间的绝缘体；以及被形成在绝缘体中的多个沟槽，其中保护件、美化层和多功能层中的至少一者基本上填充多个沟槽。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，该多功能层是美化和保护层。
[0056]在一些示例中，公开了一种用于形成电子设备的方法。该方法可包括:形成基板；在封装组件中形成系统，包括:在基板上安装多个部件;形成被设置在一个或多个子系统之间的多层薄膜叠堆，该多个部件被包括在一个或多个子系统中，其中该多层薄膜叠堆被配置为屏蔽一个或多个子系统以免受干扰。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，形成多层薄膜叠堆包括:沉积粘附层;沉积屏蔽件;沉积保护件；以及沉积美化层。除上文所公开的一个或多个示例之外或作为另外一种选择，在其他示例中，形成多层薄膜叠堆包括:沉积粘附层;沉积屏蔽件；以及沉积多功能层。
[0057]尽管上文已描述了各种示例，但应当理解，它们仅是通过示例的方式而非限制的方式来呈现。尽管已参考附图完整描述了示例，但各个图示可针对本公开来描绘示例架构或其他配置，这样做是为了辅助理解可被包括在本公开中的特征和功能。本公开不限于例示的示例性架构或配置，但可使用多种另选的架构和配置来实施。此外，尽管上文结合各种示例和具体实施描述了本公开，但应当理解，在一个或多个示例中描述的各种特征和功能不限于对利用其进行描述的特定示例的适用性。相反，可将它们单独或以某种组合应用于本公开的其他示例中的一个或多个示例，无论此类示例是否被描述并且无论此类特征是否作为所述示例的一部分被呈现。因此，本公开的广度和范围不应受到上述任何示例的限制。
【主权项】
1.一种电子设备，包括: 基板;和 位于封装组件中的系统，所述系统包括: 被安装在所述基板上的多个部件， 一个或多个子系统，每个子系统包括所述多个部件中的一个或多个部件，和 被设置在所述一个或多个子系统之间的多层薄膜叠堆，所述多层薄膜叠堆被配置为屏蔽所述一个或多个子系统以免受干扰。2.根据权利要求1所述的电子设备，还包括: 被设置在屏蔽件和所述多个部件之间的绝缘体;和 被形成在所述绝缘体中的多个沟槽，其中所述多个沟槽的宽度介于10微米-100微米之间。3.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括粘附层、屏蔽件、保护件和美化层。4.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括粘附层，所述粘附层由不锈钢制成。5.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括粘附层，所述粘附层的厚度介于I Onm-1 OOnm之间。6.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括屏蔽件。7.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括屏蔽件，所述屏蔽件是铜、镍和银中的至少一者。8.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括屏蔽件，所述屏蔽件的厚度介于I微米-100微米之间。9.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括保护件并且所述保护件是不锈钢。10.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括美化层，所述美化层是以下各项中的至少一者:氮化钛(TiN)、金(Au)、氮化锆(ZrN)、类金刚石碳(DLC)、碳化硼(B4C)、二硫化钼(MoS2)、氮化铝钛(AlTiN)、AlTiN/(Mo，W)S2、碳化硅(SiC)、氮化铬(CrN)、碳化钛(TiC)、TiC/(Mo，W)S2、银(Ag)、氮化钛(TiN)、和氮碳化钛(TiCN)。11.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括美化层，所述美化层的厚度介于100纳米-1000纳米之间。12.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括粘附层、屏蔽件和多功能层。13.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括多功能层，所述多功能层是以下各项中的至少一者:碳化硅(SiC)、类金刚石碳(DLC)、硫化钼(MoS2)、氮化铝钛(AlTiN)、碳化硼(B4C)、AlTiN/(Mo，W)S2、氮化钛(TiN)、碳化钛(TiC)、氮化铬(CrN)、和氮化锆(ZrN)。14.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括多功能层，所述多功能层是惰性金属。15.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括多功能层，所述多功能层的厚度介于I OOnm-1 OOOnm之间。16.根据权利要求1所述的电子设备，其中所述多层薄膜叠堆包括保护件、美化层和多功能层中的至少一者，所述设备还包括: 被设置在屏蔽件和所述多个部件之间的绝缘体;和 被形成在所述绝缘体中的多个沟槽，其中所述保护件、所述美化层和所述多功能层中的至少一者基本上填充所述多个沟槽。17.根据权利要求12或权利要求13或权利要求14或权利要求15或权利要求16所述的电子设备，其中所述多功能层是美化和保护层。18.—种用于形成电子设备的方法，包括: 形成基板； 在封装组件中形成系统，包括: 在所述基板上安装多个部件； 形成被设置在一个或多个子系统之间的多层薄膜叠堆，所述多个部件被包括在所述一个或多个子系统中，其中所述多层薄膜叠堆被配置为屏蔽所述一个或多个子系统以免受干扰。19.根据权利要求18所述的方法，其中形成所述多层薄膜叠堆包括: 沉积粘附层； 沉积屏蔽件； 沉积保护件；以及 沉积美化层。20.根据权利要求18所述的方法，其中形成所述多层薄膜叠堆包括: 沉积粘附层； 沉积屏蔽件；以及 沉积多功能层。
【文档编号】H05K9/00GK106063390SQ201580011245
【公开日】2016年10月26日
【申请日】2015年1月29日 公开号201580011245.7, CN 106063390 A, CN 106063390A, CN 201580011245, CN-A-106063390, CN106063390 A, CN106063390A, CN201580011245, CN201580011245.7, PCT/2015/13610, PCT/US/15/013610, PCT/US/15/13610, PCT/US/2015/013610, PCT/US/2015/13610, PCT/US15/013610, PCT/US15/13610, PCT/US15013610, PCT/US1513610, PCT/US2015/013610, PCT/US2015/13610, PCT/US2015013610, PCT/US201513610
【发明人】陈延锋, S·S·潘纳瑟尔
【申请人】苹果公司