专利名称：视频信号的数字同步化的制作方法
技术领域：
本发明涉及视频信号的数字同步化，更具体地说，涉及一种时基误差校正方案，旨在使视频输入和输出的时钟脉冲在多媒体系统中保持同步。
发信机与收信机之间数据的同步化是众所周知的广播问题。无论经过如何细致的调谐和校准，收信机的时钟脉冲总不能与发信机的时钟脉冲完全匹配。传输上的延迟和其它干扰使这个问题趋于恶化。这个时钟脉冲的同步化问题在多媒体为基础的数据流中尤为敏感。
图1描绘了现有技术时基校正问题的一个例子。卫星100给包括数字处理器(图中未示出)的机顶盒104提供箭头102所表示的模拟视频信号。卫星100是在与数字信号处理器无关的时钟频率下提供信号的。机顶盒104将信号接收下来并给电视机106提供视频输出信号。从机顶盒104来的视频输出频率与机上(on-board)振荡器产生的(即在机顶盒104中产生的)时钟脉冲同步化，或从所述时钟脉冲获得。
机上时钟脉冲绝不会提供时钟频率与卫星100的完全一样的视频输出信号。机上时钟频率不是太高就是太低，即，时钟脉冲不是太快就是太慢。此外，为校正任何由此产生的误差并使两信号重新同步化，在漫长的一段时间里若时钟脉冲太快就不得不使视频帧下降，若时钟脉冲太慢就不得不产生空的视频帧，并将其插入视频输出中。
象VCR(盒式磁带录像机)或激光(视)盘播放机之类的消费者电子设备产品中经常遇到有关的时基误差校正问题。现有技术校正VCR和视盘播放机中视频信号时基误差流行的方法是采用存储缓冲器。具有代表性的这种现有技术有欧洲专利申请0564272 A2和美国专利5，559，812。这种方法主要涉及俘获输入信号的数字采样窗口，并把各数据元插入窗口中或从窗口中除去。这种方法有一些重大的缺点，其中最主要的缺点是需用存储缓冲器，而且需要在规模上与出现的图像跳动的程度成正比，从而给硬件在成本上带来很大的负担。另外，数据的插入和删除也会降低视频信号的质量。最后，时钟脉冲信号本身得不到校正。
通常，这个时基误差校正问题，有几个要素必须考虑。第一个要素是采用处理多媒体信号的数字处理器在系统中进行频率锁定。第二个要素是在特定相位下进行频率锁定。相位差与以数字的方式存储的信号的质量相对应。这一点之所以重要是因为控制随机存取存储器(RAM)的成本是系统总成本的一个重要因素。第三个要素在必须处理非连续性相移的应用中出现。这第三个要素是当信号源为诸如盒式录像机(VCR)之类的机械设备时要考虑的。
解决上述时基误差校正问题的一种方法是加硬件，使视频输出时钟脉冲跟随视频输入时钟脉冲。这种方法历来是和模拟或数字硬件结合使用的。然而，这种方法需要进行固定的时延计算，这用数字信号处理器进行就更加困难了。另一种方法涉及将时基误差校正问题模拟成控制理论问题。视频输入和输出信号能模拟成偏微分方程系统，这时频率模拟成相微分。还有另一种方法是用模糊逻辑来模拟问题。用这种模拟逻辑法需要给许多不同的输入和输出相范围编制查阅表，查阅表为每个不同的输入和输出相范围提供离散的输出频率。但由于数值是从表得来的，因而调节不能连续进行。此外，可能还需要大量实验来进行参数化。
本发明的目的是提供一种能克服现有技术的上述缺点和不足之外用数字计算的方法使视频信号同步的时基校正方法。为达到这个目的，本发明提供如独立权利要求中所限定的一种方法和设备，从属权利要求则限定最佳实施例。
本发明包括一种时基校正(TBC)方法，供对视频信号进行数字同步化之用。本发明的时基校正以精确、准确和稳定的形式使各时钟脉冲在多媒体系统中保持同步。这种方法包括初始化程序(tbcInit)、测定程序(tbcGetPhase)和跟踪程序(tbcAdyust)，初始化程序初始化算法变量并确定初始相位，测定程序测定当前的相位，跟踪程序定期调节输出的时钟脉冲(VO_CLOCK)。除锁定时钟脉冲外，本发明还可以控制输入到输出等待时间，降低缓冲要求和提高图像质量。实际上，由于本发明只需要组合逻辑，对时钟脉冲进行所要求的调节，因而本发明完全不需要存储器，从而比现有技术大大节约了硬件上的开支。
结合附图参阅下面的详细说明就不难理解本发明的上述和其它各种特点和优点。附图中图1示出了现有技术的时基校正问题；图2是NTSC制视频信号帧与PAL制视频信号帧的对照表；图3是由VO部分的VO_CLOCK寄存器控制的视频输出(VO)时钟脉冲系统的一个例子；图4为VO_STATUS寄存器、VO_LINE寄存器和VI_STATUS寄存器的一个例子；图5是包括PAL制和NTSC制标准初始化的一些例子在内的一览表；图6是实验观测时钟脉冲漂移问题的一个布局；和图7是本发明一个最佳实施例的时基校正方法的流程图。
举例说，这里是从一个能连续测定卫星通信输入和输出相位和控制输出频率的数字信号处理器的角度来说明本发明的。仅仅是举例而已，这里是就菲利浦斯电子设备北美股份有限公司出口的TriMedia处理器，更具体地说TriMediaTM1000处理器，来说明和理解本发明的，因此，可参阅1997年菲利浦斯电子设备北美股份有限公司发行的《TriMedia TM1000初级数据手册》第7章。
此外，本发明是按照两种周知的视频信号标准PAL和NTSC说明的，两种制式标准计时方式相同，但行编号的方式不同。图2的一览表比较了NTSC制的视频信号110和PAL制的视频信号112。NTSC制视频信号110规定为每帧525行，每秒60帧。PAL制视频信号112规定为每帧625行，每秒50帧。
图2中，B1F1表示场1处于消隐状态，B1F2表示场2处于消除状态，B1F10表示消隐场1重叠，B1F20表示消隐场2重叠，V1表示场1的视频图象，V2表示场2的视频图像。
图3是由VO部分120的一个寄存器，VO_CLOCK寄存器122控制的视频输出(VO)时钟脉冲系统120的一个例子。时钟脉冲发生器系统包括一个方波直接数字合成器(DDS)124。此实例的DDS124提供8和40兆赫之间的频率，分辨率为0．07赫。DDS124的输出发送给锁相环滤波器126，由滤波器126滤除DDS输出信号中的时钟脉冲不稳定部分。DDS通过调定VO_CLOCK寄存器122使其满足下面的公式(1)式编程。
图4是三个TM1000状态寄存器VO_STATUS寄存器130、VO_LINE寄存器132和VI_STATUS寄存器134的一个例子。VO_STATUS寄存器130是存储当前像素位置CUR_X136和CUR_Y138的只读寄存器。CUR_Y138相当于当前像素行数，CUR_X136相当于该行中的像素位置。行格式在VO_LINE寄存器132中编码。对VO_LINE寄存器132应该指出的是a)CUR_X136在0和VIDEO P1XEL_START140之间的值相当于水平消隐间隔；b)CUR_X136在VIDEO_P1XEL_START140和FRAME_W1DTH142之间的值相当于有效视频行。
(VI)外围设备中的影像存取视频输入信号。这个存取包括VI_STATUS寄存器134和其它输入和时钟相位寄存器。时钟相位寄存器(图中未示出)以只读的形式访问。视频输入信号还可以分解成两个场，CUR_X144和CUR_Y146，对应于X和Y像素位置。图5的表150列出了特别是VO_LINE152和VO_CLOCK154的PAL和NTSC标准的初始化实例。在行154，VO_CLOCK频率值相当于27兆赫。视频输入为数字视频信号，最好取CCIR601格式。输入的时钟脉冲以同样的格式编码。应该指出的是，通常输入的频率不能直接测定。因此，输入和输出的相位是测量变量。F为场，Freg为频率，FW为帧宽，VPS为视频像素起始。
用图6的布局通过实验观测了时钟脉冲的偏移问题，给软件开发环境(SDE)配备了TM1000。具体地说，用包括在SDE中的vivot示范程序在TriMedia IREF板160上展示时钟脉冲漂移问题。图6的布局包括摄像-录像机(camcorder)164，供产生输入信号；电视机166，供观测输出情况；双通道示波器168(带宽要求不严)，供测定漂移误差；两根视频电缆170、172，接IREF板160；和两个Y连接器180和182。视频电缆170接收摄像-录像机164产生的信号，将其发送给IREF板160的VIDin端口。Y连接器180用来同时观测示波器168第一通道上的信号。视频电缆172从IREF板160的VID端口提取信号，将其显示在电视机166上。Y连接器182用来观测示波器168第二通道上的信号。视频信号VIDin和VIDout是复合视频信号。
不然也可以将示波器的输入端接从IREF板160输出端来的S视频接插件的Luma插脚。
为观测时钟脉冲的漂移，在示波器168上观测水平同步信号。要直接观测并不容易，需要图解和扩展卡，探测头还必须放在板162上。鉴于暗信号(dark signal)中只含同步信号，因而只要产生与暗图像(dark image)相应的视频输入信号就可以更直截了当地进行测定。在这方面，为产生暗信号，可以把摄像-录像机放入桌子的抽屉内。
vivot示范程序可用来设定锁相差。在此实验中，相位差在-0．35(-126°)和0．25(+90°)之间时可以观测到会聚状况。实验测定各信号之间的相位差需要观测输出板162上的水平同步信号。
这样，了解问题之后，本发明通过调节时钟脉冲频率来校正时基误差，从而达到调节相位的目的。若相位差为负(视频输出落后视频输入)，应提高输出频率。若相位差为正，则应降低输出频率。本发明的调节作用，在时钟脉冲漂移程度小时调节量必须小，时钟脉冲漂移程度大时必须加大调节量，所以是个超线性的调节作用。
因此，图7所示本发明时基校正方法的最佳实施例可以在硬件成本最低的情况下实现。这里需要的硬件只是单倍增累加器、比较器和一些控制逻辑和寄存器，供锁存和整顿计算结果。实验表明，本发明既稳定而会聚不会过头。本发明简单，这应归功于其对会聚边界条件的数学分析，而且可以采用数字处理器或硬件处理器(例如调制解调器，短波无线电)付诸实施。
本发明的时基校正(TBC)法需要(1)初始化程序190(tbcInit)，供初始化算法变量和确定初始相位；(2)测定程序192(tbcGetPhase)，供测定当前的相位；和(3)跟踪程序194(tbcAdjust)，定期调节输出时钟脉冲(VO_CLOCK)。
首先，在步骤190调用初始化程序tbcInit，初始化TBC算法的各参数。图5的表中示出了各变量及其对应的初始化值。通过调用下面的(2)式所示的tbcGetPhase程序确定变形参数VOskew=tbcGetPhase(2)给VO_CLOCKstart提供的值用作VO_CLOCK的初始值。VO_CLOCKmin和VO_CLOCKmaX的值相当于箝位状态。CPU时钟脉冲频率FCPUCLOCK在实验中取100兆赫。VOgain因数为对应于会聚的算法参数。
接着，在步骤192的tbcGetPhase程序中测定当前的相位畸变。首先，按下列关系式计算VIphase和VOphaseVIphase=CUR_X*FRAME_HEIGHTVI+CUR_YFRAME_HEIGHTVI*FRAME_WIDTHVI]]>
VOphase=CUR_X*FRAME_HEIGHTvo+CUR_YFRAME_HEIGHTvo*FRAME_WIDTHvo]]>各上式中的分子相当于比特位置中的相位。用分母一除，计算出的相位值在0和1之间的范围。因此，时钟脉冲畸变的范围在-1与1之间。VO和VI的视频格式不一定相同，但与适当格式转换可结合起来使用。
为提高硬件的素质，需用单倍增累加器(MAC)。一般在这种实施场合单独计算VOphase和VIphase时可以采用有限状态的器械。MAC还可在跟踪程序tbcAdjust过程中使用。
在步骤194中定期进行的跟踪程序tbcAdjust是时基校正程序的核心。最好调节时采用三次函数，实验证明，三次函数用在这方面极佳。首先按(3)式确定畸变／相位差DIEF=(VOskew-VOphase)*VOgain(3)VOgain参数是个常数，用来提高时基校正程序的增益(响应度)。VOgain值增大时，会聚需要的时间缩短，且使算法可以处理更大的相位差而不致掉帧或失帧。VOgain值减小时，灵敏度和稳定度都提高。用例如这里所述的实验设定值可以快速确定适当的VOgain值，达到观测会聚的目的。
接着，按下列的关系式(4)将DIFF箝位在最大和最小的范围DIFF=min(VO_CLOCKmaX，maX(VO_CLOCKmin，DIFF))(4)之所以需要箝位是为了避免对VO_CLOCK值过度调节，过度调节会丢失色同步信号。最后，在tbcAdjust阶段，按下面的(5)式计算时钟脉冲频率VO_CLOCK=(1．0+DIFF)3*VO_CLOCKstart(5)从图5表中列出的帧宽和帧高可以按下面的(6)式从时钟脉冲相位测定时钟脉冲畸变VOskew=VOphase-VIphase(6)新计算出来的值在VO_CLOCK寄存器122中用关系式(VO_CLOCK)=DIFF编程。
这之后，在步骤196中在视频输入时钟脉冲频率下定时执行tbcGetPhase程序。但tbcGetPhase程序是可以在任何选取的定期时间间隔进行的。举例说，可以通过计时中断调用tbcGetPhase程序。
在VCR中应用本发明的时基校正法需要相位计算装置。应选择采样频率，这是像素基频的整数除数，例如行频或像素频率。计算相位需要行和／或像素计数装置，这一般在VCR本身中就配备好了的。可以采用任选的除数，在时钟脉冲分辨率与调节时间长度之间进行权衡。
因此，用单变量的非线性函数校正输入和输出时钟脉冲之间的相位差。将非线性函数的结果用乘法应用到输出频率基准值上，即视频应用中的行频和像素频率。校正值对应于相位差值。这种值得推荐的方法能加快会聚进程，稳定性优异。
应用本发明可以直截了当地对特定相位进行锁相。从(3)式可以看出，当满足VOskew=VOphase的条件时，可以达到会聚状态。VOskew取任何要求值时可以使算法在该相位下会聚。这里的算法如所述的那样能以最佳的形式处理相位的连续变化。在某些应用中，例如在VCR中，相位可以非连续地跳变。这种非连续的相位跳变可以通过在按(4)式计算DIFF的过程中检测下列(a)或(b)条件的出现加以检测DIFF=VO_CLOCKmin或DIFF=VO_CLOCKmaX在实施本发明的硬件时，可以直接获得这种信息。
尽管上面已详细说明本发明目前的最佳实施例，但应该清楚理解的是，本领域的技术人员可能对这里所教导的发明基本原理所做的种种修改和／或改型仍然属于本发明在所附权利要求书中所述的范围。
在权利要求书中，括弧中的任何编号和符号不应视为对权利要求的限制。“包括”一词并没有排除权利要求中所列以外的其它元件或步骤。元件前面的不定冠词“a”或“an”并没有排除这类元件是多个的。本发明可借助于一些不同元件组成的硬件并借助于适当编程的计算机付诸实施。在列举有一些装置的设备权利要求中，这些装置有一些可通过采用完全相同的硬件予以实施。
权利要求
1．一种对输入信号和输出信号进行数字同步化的方法，输入信号在源时钟脉冲的控制下在第一频率下提供，输出信号在输出时钟脉冲的控制下在第二频率下提供，所述方法的特征在于，它包括下列步骤a)初始化时基校正算法的各变量；b)测定源时钟脉冲与输出时钟脉冲之间的当前相位差；c)根据当前相位测定值调节输出时钟脉冲频率；d)定期重复步骤(b)和(c)；其中采用时基校正算法进行步骤(b)和(c)。
2．如权利要求1所述的方法，其特征在于，采用非线性函数进行步骤(c)。
3．如权利要求1所述的方法，其特征在于，采用三次函数进行步骤(c)。
4．如权利要求1所述的方法，其特征在于，通过以超线性方式调节输出时钟脉冲频率进行步骤(c)。
5．如权利要求1所述的方法，其特征在于，在当前相位差小时通过用相对于当前相位差较小的量调节输出时钟脉冲频率进行步骤(c)，在当前相位差大时通过用相对于当前相位差较大的量调节输出时钟脉冲进行步骤(c)。
6．如权利要求2所述的方法，其特征在于，步骤(b)包括确定输入相位和输出相位。
7．如权利要求6所述的方法，其特征在于，根据输入帧内的当前输入信号位置确定输入相位。
8．如权利要求6所述的方法，其特征在于，当前输入信号位置包括当前X位置(CUR_X)和当前Y位置(CUR_Y)，输入帧包括帧高(FRAME_HEIGHTVI)和帧宽(FRAME_WIDTHVI)，输入相位按下列关系式确定VIphase=CUR_X*FRAME_HEIGHTVI+CUR_YFRAME_HEIGHTVI*FRAME_WIDTHVI]]>
9．如权利要求7所述的方法，其特征在于，根据输出帧内的当前输出信号位置确定输出相位。
10．如权利要求9所述的方法，其特征在于，当前输出信号位置包括当前X位置(CUR_X和当前Y位置(CUR_Y)，输出帧包括帧高(FRAME_HEIGHTVO)和帧宽(FRAME_WIDTHVO输出相位按下列关系式确定VOphase=CUR_X*FRAME_HEIGHTvo+CUR_YFRAME_HEIGHTvo*FRAME_WIDTHvo]]>
11．如权利要求9所述的方法，其特征在于，在调节步骤(c)中，通过从输出相位减去输入相位确定信号畸变(VOskew)。
12．如权利要求11所述的方法，其特征在于，在调节步骤(c)中，还包括i)确定畸变／相位差；ii)将经确定的畸变／相位差箝位在最小和最大范围内；和iii)根据箝位的畸变／相位差调节输出时钟脉冲。
13．如权利要求12所述的方法，其特征在于，在步骤(i)中，通过将信号畸变(VOskew)与输出相位(VOphasa)之间的差值与增益系数(VOgain)相乘确定畸变／相位差。
14．如权利要求13所述的方法，其特征在于，在箝位步骤(ii)中，畸变／相位差(DOFF)根据关系式DIFF=min(VO_CLOCKmax，max(VO-CLOCKmin，DIFF))界定在最小输出时钟脉冲相位(VO_CLOCKmin)与最大输出时钟脉冲相位(VO_CLOCKmax)的范围。
15．如权利要求14所述的方法，其特征在于，在时钟脉冲调节步骤(iii)中，根据关系式VO_CLOCK=(1．0+DIFF)3*VO_CLOCKstart相对于初始输出时钟脉冲(VO_CLOCKstart)调节输出时钟脉冲(VO_CLOCK)。
16．如权利要求12所述的方法，其特征在于，在步骤(d)中，在输入时钟脉冲频率下重复步骤(b)和(c)。
17．如权利要求12所述的方法，其特征在于，在步骤(d)中，根据计时中断重复步骤(b)和(c)。
18．一种接收输入信号和输出信号的设备，输入信号在源时钟脉冲的控制下在第一频率下提供，输出信号在输出时钟脉冲的控制下在第二频率下提供，所述设备包括一个数字时基校正器，该数字时基校正器被编程，使其通过执行时基校正算法使输入和输出信号数字同步化，所述时基校正算法确定输入和输出时钟脉冲之间的相位差，并按确定的相位差的非线性函数调节输出时钟脉冲的频率。
19．如权利要求18所述的设备，其特征在于，通过将非线性函数的输出乘以基准频率进行输出时钟脉冲频率的调节。
20．如权利要求18所述的设备，其特征在于，数字时基校正器只包括组合逻辑电路，不包括缓冲存储器。
全文摘要
一种时基校正(TBC)方法,供使视频信号数字同步化、这种TBC法可用于卫星为基础的通信,使时钟脉冲在多媒体系统中保持同步化。数字收信机的时钟脉冲相位经过比较以测定同步化。这种方法包括初始化程序(tbcInit)、测定程序(tbcGetPhase)和跟踪程序(tbcAdjust)。初始化程序初始化算法的各变量和建立初始相位,测定程序测定当前的相位,跟踪程序定期调节输出时钟脉冲(VO—CLOCK)。
文档编号H04N5/04GK1294784SQ00800242
公开日2001年5月9日 申请日期2000年1月31日 优先权日1999年3月1日
发明者C·奥东尼尔 申请人:皇家菲利浦电子有限公司