专利名称：用于模拟信号或多模拟信号的单信道接收或多信道接收的方法及装置的制作方法
技术领域：
本发明涉及用于一个模拟信号或多模拟信号的单信道接收或多信道接收的方法及装置。
为此目的，接收机中的模/数转换器把接收的模拟信号特别是ISDN信号的每个符号转换成为n个数字值。接在模/数转换器的下游并由时钟控制装置控制的开关将n个数字值中的一个精确数字值切换到信号处理装置。这个值被称为数字接收值。使用数字接收值，信号处理装置为接收信号的均衡和回波补偿进行信号处理计算。对于回波补偿，必须插入发送的数据。此外，数字处理装置从数字接收值产生控制信号，该控制信号为频率校正和相位控制而控制时钟控制装置。根据利用该控制信号发送的控制信息，在某些环境下，取样瞬间，即精确选择的符号的n个数字值之一被移位了，从而，符号的周期长度可能缩短或延长。如果模/数转换器在一个符号周期内供给n个数字值，未缩短或未延长的符号周期持续了时间Tsn，根据接收机中的时钟控制，例如，符号持续时间Ts可以假设是(n-1)·Td、n*Td或(n+1)·Td的值。Td表示控制的步长并且是Tsn/n。根据控制过程，为将由信号处理装置实施的接收算法获得可变处理时间。对于接收多个模拟信号来说，特别是多个ISDN信道，现有技术必须提供大量的接收机。特别是当整个结构以集成电路构成时，导致硬件的高额费用并引起高成本。
本发明涉及对应多信道的多模拟信号的多信道接收方法，每个模拟信号包括多个符号。在下面的叙述中，模拟信号的单信道接收的情况代表用于多模拟信号的多信道接收的所述方法的一种特殊形式，其中，信道数k＝1。
每个模拟输入信号由模/数转换器转换成为数字数据流。每个符号周期的n个数字值被提供在每种情况中而不考虑时钟控制。每个信道的数字值被分别馈送到由时钟控制电路分别控制的开关，并精确地传输n个数字值之一，就是说每个符号周期的数字接收值到第一缓冲存储器，缓冲存储器分别接在开关的下游，缓冲存储器至少存储一个数字接收值。第一缓冲存储器的输出连接到信号处理装置。信号处理装置为信道的数字接收值分别保留的数字接收算法的实施而保持固定处理时间，处理所有信道所需的整个处理时间应小于或等于根据该控制缩短的符号持续时间。信号处理装置及时地相继处理信道的数字接收值。在每一种情况中，用于各个信道的处理时间周期的开始由信号处理装置在每种情况下的控制信号表示。这个控制信号对应各个信道的信号处理装置的固定接收时钟。多个信道的多个固定接收时钟相互之间以对应固定处理时间周期的方式被移位。每个第一缓冲存储器被分配给信号处理控制器，该控制器借助控制信号将相应的第一缓冲存储器的状态指示给信号处理装置。如果分配给信道的控制信号在信号处理装置的有关接收时钟瞬间指示数字接收值是可用的，那么，这个值由信号处理装置接收，在完成信号处理算法之后，就是说，在为各个信道提供处理时间周期之后，将该控制信号存储在分配给各个信道的并存储至少一组数字输出值的第二缓冲存储器。除了决定性符号之外，一组输出值包括用于完成控制所需的控制信息。然后，这些输出数据用时钟控制装置提供的被控符号时钟再一次传送到下游部件或时钟控制装置。如果分配给信道的控制信号指示在信号处理装置的有关接收时钟瞬间没有新的接收值可用，则不使用该处理周期，所以，没有输出数据被写入第二缓冲存储器。在这种情况下，信号处理装置在未用处理时间周期的持续时间内未被激活或该信号处理装置可用于其它任务。
按照这个方法，分别属于所有信道符号的接收值在信号处理装置的整个处理时间内被处理。整个时间对应信道的固定接收时钟的周期长度。如果信号处理装置用具有周期Tf的系统时钟f工作，信号处理装置对信道的数字接收值实施信号处理算法需要i个系统时钟，则整个处理时间是i·Tf·k，其中，k是信道数。例如，根据时钟控制的符号周期长度可以是(n-1)·Td、n·Td或(n+1)·Td，其中，Td是控制步长。所有信道的额定的，即未缩短或未延长的符号周期长度Tsn是n·Td。信号处理装置的整个处理时间必须小于或等于缩短的符号持续时间，准确地说，对于这个例子，必须保持下述关系(i·Tf)·k≤(n-1)·Td在此所述的方法适于设置单信道接收机和设置多信道接收机两者。
与k个接收机对应k个信道相反，在本发明的方法中，可使用一个信号处理装置处理多个信道或信号，当然，本方法的花费相应地减少了。这是可能的，因为在信号处理装置中为每个信道提供了明确地确定的处理时间周期，并在信道的各个控制信号的基础上使用。因此，单个信道的完全独立处理是可能的。
本方法使用在ISDN接收机(LT、NT和LT/NT组合解决方案中)单信道和四信道设置的情况中特别有利。然而，本方法可以扩展到任何数量的信道中，特别是8信道或16信道，只需要信号处理装置对应前面提到的前提以较快的速率计时，或相应地增加它的计算功率。原理上，这个方法也适用其它DSL(数字用户线)接收机的单信道或多信道设置。
在每种情况中，每个模拟信号最好由使用sigma-delta法的模/数转换器转换，从模拟信号的每个符号提取n个取样值，并转换成n个数字值。因此，sigma-delta法的过取样在每个符号周期产生了n个数字值，这些值适合接收机中非常准确的相位控制，如果适当，也适合接收机中的频率校正。
N个数字值之一最好通过各个开关精确地切换到各个第一缓冲存储器。
在优选实施例中，每个时钟控制装置以这种方式控制各个开关，即由信号处理装置发送的控制信号由信号处理装置估算，用于选择n个数字值之一。
在优选实施例中，提供对应多个信道或信号的多个第三缓冲存储器，每个第三缓冲存储器分别存储分配给模拟接收信号的数字发送信号，每个第三缓冲存储器的输出被馈送到信号处理装置用于回波补偿。
每个时钟控制装置最好产生第二时钟信号，该时钟信号被馈送到各个第三缓冲存储器中用于同步，以致第三缓冲存储器同步地与本方法的其它部件工作。
特别地，数字信号处理装置可以以DSP(数字信号处理器)的形式实现。
在优选实施例中，信号处理装置执行来自只读存储器的程序用于回波补偿和均衡化。
本发明也涉及一个模拟信号或对应多个信道的多个模拟信号的单信道接收或多信道接收的装置，其中，每个模拟信号被分别馈送到模/数转换器，每个模/数转换器的输出通过开关连接到第一缓冲存储器，每个第一缓冲存储器的输出连接到信号处理装置，每个开关分别由时钟控制装置控制，每个第一缓冲存储器分别由信号处理控制器控制，每个信号处理控制器发送信号到信号处理装置以显示第一缓冲存储器的状态，信号处理装置在分配给各个信道的第二缓冲存储器中分别存储每个处理的信号。
模/数转换器最好按照sigma-delta法工作。
在装置的优选实施例中，提供了对应多个信道的多个第三缓冲存储器，每个第三缓冲存储器分别存储分配给模拟接收信号的数字发射信，每个第三缓冲存储器的输出被馈送到信号处理装置用于回波补偿。
信号处理装置最好具有只读存储器，在只读存储器中存储用于回波补偿和均衡化的程序。本发明装置的具体优点是明显的，就是说，实质上处理多个信道只需提供一个只读存储器和一个信号处理装置。与此相反，在现有技术中，提供了对应多个被处理信道的多个只读存储器和信号处理装置。处理多个信道的程序与处理一个信道的程序相同。由于是按顺序处理这些信道，该程序对应于信道数量顺序地运行多次。总而言之，程序存储空间得到了明显节省。此外，节约了存储变量的读/写存储器，因为不需要为每个信道提供读/写存储器，而是由所有信道共用一个读/写存储器就足够了。
最后，最好将该装置构成为集成电路的一部分。特别导致的优点是在本发明装置的情况中比一个接收机分别用于一个信道的情况中需要较少的芯片面积。
两个开关14和15分别由时钟控制装置20和21产生的符号时钟56和57控制，以这种方式，当电路结构用在LT端的接收机中时执行相位控制，此外，在NT端的接收机的情况下执行频率校正。在这种情况中，通过开关14和15分别精确地选择n个数字值52和53中的一个值来确定相位控制和频率校正。每个时钟控制装置20和21从信号处理装置22，具体地说，通过第二缓冲存储器23和24分别接收控制信号60和61，信号处理装置22不仅把控制信息写入时钟控制装置20和21，也把对应均衡和回波补偿的接收信号的有用信号写入时钟控制装置20和21。
每个信道的第一缓冲存储器16和17是数字接收值的中间存储所需的，因为只是某个处理时间对每个信道的信号处理装置是可用的。写入第一缓冲存储器16和17分别由被控的符号时钟56和57执行，被控时钟56和57分别由时钟控制装置20和21发出。因此，对第一缓冲存储器16和17的写入分别是使用与控制开关14和15的相同时钟，就是说，被控符号时钟进行的。每个第一缓冲存储器16和17分别由信号处理控制器18和19控制，同时，信号处理控制器18和19分别由信号处理装置22的固定接收时钟68和68控制，信号处理装置22用于从各个第一缓冲存储器16或17读出。因此，缓冲存储器16和17的读取是与由信号处理装置22规定的固定接收时钟68和69同步进行的。信号处理控制器18和19估算分别用于控制到第一缓冲存储器16和17的写入存取56和57及读取存取68和69的控制信号，还分别向信号处理装置22传送控制信号62和63，该控制信号分别显示第一缓冲存储器16和17的状态。这是因为，如果第一缓冲存储器16和17是空闲的，控制信号62和63使可用于信号处理装置22的各个信道的处理时间周期停用。在这种情况中，信号处理装置22是不可使用，例如，可用于其它任务。
时钟控制装置20和21也为同步写入第三缓冲存储器25和26产生发射时钟58和59，发射信号的数字值64和65被存储在第三缓冲存储器25和26中。存储在第三缓冲存储器25和26中存储的数字值分别作为模拟接收信号50和51的回波补偿。为此目的，第三缓冲存储器25和26的输出分别连接到信号处理装置22，信号处理装置22通过回波补偿的算法处理发射的符号。
由信号处理装置22处理的接收信号(决定性符号)和另外用于每个信道的控制信息在各个处理时间周期的结尾被分别利用固定写入时钟70和71存储在第二缓冲存储器23和24中。然后，被处理的有用符号在第二缓冲存储器23和24的输出端可用作为特别对应于均衡的和回波补偿的接收模拟信号50和51的数字值56和57，第二缓冲存储器23和24分别用被控符号时钟56和57读出。
在图2中，来自
图1的装置的主信号被表示成时序图。对于每个信道1和2来说，与信号处理装置的可用处理时间周期相对应，分别以交替的方式表示规定的周期。
每个信道具有它自己的被控符号时钟，该时钟取决于各个接收信号的相位和频率，因此，可以被相应地缩短或延长。因此，信道的符号周期可以具有可变的周期长度，信号处理装置需要处理两个信道的整个处理时间必须小于或等于缩短的符号周期。每个信道具有它自己的固定接收时钟，根据这个时钟，各个信道的第一缓冲存储器被读出，根据这个时钟，信号处理装置接收对应信道的信号接收值。信道的接收时钟相互之间以对应于信号处理装置需要处理信道接收值的处理的处理时间的方式移位。提供给每个信道的控制信号激活为信道的处理而提供给信号处理装置的各个信道的时隙。例如，如果信道的第一缓冲存储器是空闲的，对应的控制信号不激活信号处理装置中的处理时隙。
权利要求
1.一种模拟信号的单信道接收方法，其中模拟信号(50)具有多个符号，并被转换成为对应多个数字值的数字信号(52)；数字信号(52)被馈送到开关(14)；开关(14)由时钟控制装置(20)控制；开关(14)的下游是第一缓冲存储器(16)，所述第一缓冲存储器(16)至少存储一个通过开关切换的数字信号(52)的数字接收值(54)；第一缓冲存储器的输出连接到信号处理装置(22)；信号处理控制器(18)提供数字信号；信号处理控制器向信号处理装置发送控制信号(62)，控制信号(62)显示缓冲存储器的状态；在控制信号(62)存在时，信号处理装置(22)在预定处理时间周期处理数字接收值；信号处理装置(22)在第二缓冲存储器(23)中存储处理的信号。
2.一种对应多信道的多模拟信号的多信道接收方法，其中每个模拟信号(50、51)具有多个符号，并被转换成为数字信号(52、53)；每个数字信号(52、53)被分别馈送到开关(14、15)；每个开关(14、15)分别由时钟控制装置(20、21)控制；每个开关(14、15)的各个下游是第一缓冲存储器(16、17)，所述第一缓冲存储器(16、17)至少存储一个通过开关切换的数字信号(52、53)的数字接收值(54、55)；每个第一缓冲存储器的输出连接到信号处理装置(22)；信号处理控制器(18、19)分别提供每个数字信号；每个信号处理控制器向信号处理装置发送控制信号(62、63)，控制信号(62、63)显示各个缓冲存储器的状态；在各个控制信号(62、63)存在时，信号处理装置(22)在预定的处理时间周期处理信道的数字接收值；信号处理装置在分配给各个信道的第二缓冲存储器(23、24)中存储处理的信号。
3.按权利要求1或2所述的方法，其特征在于每个模拟信号分别用模/数转换器(12、13)转换，从模拟信号的每个符号提取n个取样值，并将其转换成为n个数字值。
4.按权利要求3所述的方法，其特征在于n个数字值中的一个精确值通过各个开关(14、15)切换到各个第一缓冲存储器(16、17)。
5.按权利要求4所述的方法，其特征在于每个时钟控制装置(20、21)以这样一种方式控制各个开关(14、15)，由信号处理装置(22)发送的控制信号(60、61)由选择n个数字值之一的时钟控制装置(20、21)估算。
6.按前述权利要求之一所述的方法，其特征在于每个开关(14、15)由分别分配给开关的时钟控制装置(20、21)产生的符号时钟(56、57)控制，以致每个符号的一个精确的数字接收值被切换。
7.按前述权利要求之一所述的方法，其特征在于由时钟控制装置(20、21)执行的时钟控制产生了符号时钟(56、57)，该符号时钟在某些限制和每个信道的符号周期长度内是可变的。
8.按前述权利要求之一所述的方法，其特征在于信号处理装置(22)用固定处理频率工作。
9.按权利要求8所述的方法，其特征在于从第一缓冲存储器(16、17)读出数字接收值和把数字接收值读入信号处理装置(22)的接收时钟(68、69)对每个信道是常数。
10.按权利要求8或9所述的方法，其特征在于在多信道接收的情况中，信号处理装置(22)的固定接收时钟(68、69)相互之间以对应信道的处理时间周期的方式移位。
11.按前述权利要求之一所述的方法，其特征在于信号处理装置(22)处理数字接收值所需的整个处理时间短于或等于由时钟控制缩短的最大程度的符号周期长度，所连接的所有信道中的这一信道工作在最高频率上。
12.按前述权利要求之一所述的方法，其特征在于每个信号处理控制器(18、19)分别估算到第一缓冲存储器的写和读存取，并向信号处理装置(22)发送控制信号(62、63)，在对第一缓冲存储器(16、17)进行读存取的瞬间，新的数字接收值在第一缓冲存储器中是可用的情况下，控制信号激励信号处理装置(22)，在对第一缓冲存储器进行读存取的瞬间，在没有新的数字接收值是可用的情况下，根据快速信号处理装置与被控符号时钟(56、57)进行的比较，控制信号在为各个信道保留的时间周期的持续时间中不激励信号处理装置，所以，各个信道没有新的数字接收值进入信号处理装置。
13.按前述权利要求之一所述的方法，其特征在于每个模拟信号由模/数转换器(12、13)使用sigma-delta法转换。
14.按前述权利要求之一所述的方法，其特征在于提供对应多个信道的多个第三缓冲存储器(25、26)，每个第三缓冲存储器(25、26)分别存储分配给模拟信号(50、51)的数字发射信号(64、65)，每个第三缓冲存储器的输出被馈送到用于回波补偿的信号处理装置(22)。
15.按权利要求14所述的方法，其特征在于每个时钟控制装置(20、21)产生馈送到各个第三缓冲存储器(25、26)用于同步的第二时钟信号(58、59)。
16.按前述权利要求之一所述的方法，其特征在于信号处理装置(22)运行来自只读存储器的程序，用于回波补偿和均衡化。
17.一种模拟信号的单信道接收装置，其中模拟信号(50)被馈送到模/数转换器(12)；模/数转换器的输出端通过开关(14)连接到第一缓冲存储器(16)；第一缓冲存储器(16)的输出端连接到信号处理装置(22)；开关(14)由时钟控制装置(20)控制；信号处理控制器(18)发送控制信号(62)到信号处理装置(22)，以显示第一缓冲存储器的状态；信号处理装置(22)根据控制信号(62)处理数字接收值，并在分配的第二缓冲存储器(23)中存储处理的信号。
18.一种对应多信道的多模拟信号的多信道接收装置，包括每个模拟信号(50、51)被分别馈送到模/数转换器(12、13)；每个模/数转换器的输出端通过开关(14、15)连接到第一缓冲存储器(16、17)；每个第一缓冲存储器(16、17)的输出端连接到信号处理装置(22)；每个开关(14、15)分别由时钟控制装置(20、21)控制；为每个信道提供信号处理控制器(18、19)，每个信号处理控制器(18、19)发送控制信号(62、63)到信号处理装置(22)，以显示第一缓冲存储器(16、17)的状态；信号处理装置(22)根据各个控制信号(62、63)处理信道的数字接收值，并在分配到各个信道的第二缓冲存储器(23、24)中分别存储每个处理的信号。
19.按权利要求17或18所述的装置，其特征在于模/数转换器按照sigma-delta法操作。
20.按权利要求17至19之一所述的装置，其特征在于提供对应多个信道的多个第三缓冲存储器(25、26)，每个第三缓冲存储器(25、26)分别存储分配给模拟信号(50、51)的数字接收值，每个第三缓冲存储器的输出被馈送到用于回波补偿的信号处理装置(22)。
21.按权利要求17至20之一所述的装置，其特征在于信号处理装置(22)具有存储用于回波补偿和均衡化的程序的只读存储器。
22.按权利要求17至21之一所述的装置，其特征在于装置被设置成集成电路的一部分。
全文摘要
本发明涉及模拟信号的单信道接收或对应多信道的多模拟信号的多信道接收的方法及装置。按照本发明的方法,所有信道在预定处理周期内由信号处理单元连续地处理,预定处理周期短于由定时控制缩短的符号持续时间或等于所述的持续时间。由于依赖于新输入数据可用性的快速处理图像,对于每个信道单独地激活或不激活所述的信号处理装置。
文档编号H04Q11/04GK1376373SQ00813305
公开日2002年10月23日 申请日期2000年9月18日 优先权日1999年9月24日
发明者斯特凡·霍肯 申请人:印芬龙科技股份有限公司